第ｌ９卷 第９期 电子设计工程 ２０１１年５月 Ｖ０１．１９ Ｎｏ．９ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｅｎｇｉｎｅｅｒｉｎｇ Ｍａｙ．２０１１ 基寸ＦＰＧＡ的幅值可调信号发生器设计 张有志 ．张鸡 （１．山东凯文科技职业学院山东济南２５０２００；２．北京邮电大学信息与通信工程学院，北京１００８７６） 摘要：针对信号发生器对输出频率精度高和幅值可调的要求，采用直接数字频率合成（ＤＤＳ）技术，提出一种基于ＦＰ． ＧＡ的幅值、频率均可调的、高分辨率、高稳定度的信号发生器设计方案。采用ＡＴ８９Ｓ５２单片机为控制器，控制ＦＰＧＡ 产生波形的数字信号，结合双数模（Ｄ，Ａ）转换器及低通滤波器，最终实现输出信号幅值０～５ Ｖ可调，分辨率为１０ ｂｉｔｓ； 频率范围ｌ Ｈｚ～１０ ＭＨｚ可调。最小分辨率为１ Ｈｚ；频率稳定度优于１０ 。信号参数可通过键盘进行设置，并在ＬＣＤ上 输出。由于ＦＰＧＡ的可编程性，易于对系统进行升级和优化。 关键词：ＦＰＧＡ；信号发生器；ＤＤＳ；单片机；ＶＨＤＬ 中图分类号：ＴＮ７４１ 文献标识码：Ａ 文章编号：１６７４—６２３６（２０１１）０９—０ｌ１５一ｏ３ Ｄｅｓｉｇｎ ｏｆ ａｍｐｌｉｔｕｄｅ ａｄｊｕｓｔａｂｌｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ｂａｓｅｄ ｏｎ ＦＰＧＡ ＺＨＡＮＧ Ｙｏｕ－ｚｈｉ ，ＺＨＡＮＧ Ｋｕｎ （１．Ｓｈａｎｄｏｎｇ Ｋｍｗｅｎ ｃ０№ ｏｆＳｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ，Ｊｉ’，啪２５０２００，Ｃｈｉｎａ；２．Ｓｃｈｏｏｌ ｆｏＩｎｆｏｒｍａｔｉｏｎ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｏｉｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｂｅｉｊｉｎｇ ＵｎｉｖｅｒｓｉｔｙｏｆＰｏｓｔｓ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｏｉｎｓ，Ｂｅｉｊｉｎｇ １００８７６，Ｃｈｉａｎ） Ａｂｓｔｒａｃｔ：Ｆｏｒ ｔｈｅ ｒｅｑｕｉｒｅｍｅｎｔｓ ｏｆ ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ ａｃｃｕｒａｃｙ ａｎｄ ａｍｐｌｉｔｕｄｅ ａｄｊｕｓｔａｂｉｌｉｔｙ ｏｆ ａ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ，ｔｈｅ ｄｉｒｅｃｔ ｄｉｇｉｔａｌ ｓｙｎｔｈｅｓｉｓ（ＤＤＳ）ｔｅｃｈｎｏｌｏｇｙ ｉｓ ａｐｐｌｉｅｄ ｉｎ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｔｈｅ ＦＰＧＡ—ｂａｓｅｄ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ．Ｔｈｅ ａｍｐｌｉｔｕｄｅ ａｎｄ ｒｆｅｑｕｅｎｃｙ ｏｆ ｔｈｅ ｏｕｔｐｕｔ ｏｆ ｔｈｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ａｒｅ ａｄｊｕｓｔａｂｌｅ．ａｎｄ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ａｎｄ ｈｉｇｈ ｓｔａｂｉｌｉｔｙ ａｒｅ ｏｂｔａｉｎｅｄ．ＭＣＵ ＡＴ８９Ｓ５２ ｉｓ ｕｓｅｄ ｔｏ ｃｏｎｔｒｏｌ ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ，ａｎｄ ｔｈｅ ｓｉｇｎａｌ ｇｅｎｅｒａｔｅｄ ｂｙ ＦＰＧＡ ｉｓ ｏｕｔｐｕｔ ｔｈｒｏｕｇｈ ａ ｄｏｕｂｌｅ・ＤＡＣ ａｎｄ ａ ｌｏｗ－ｐａｓｓ ｆｉｌｔｅｒ．Ｔｈｅ ａｍｐｌｉｔｕｄｅ ｒａｎｇｅ ｉｓ ０￣５ Ｖ ｗｉｔｈ ｔｈｅ ｒｅｓｏｌｕｔｉｏｎ ｏｆ １０一ｂｉｔ，ｔｈｅ ｆｒｅｑｕｅｎｃｙ ｒａｎｇｅ ｉｓ １ Ｈｚ￣ｌＯ ＭＨｚ ｗｉｔｈ ｔｈｅ ｍｉｎｉｍｕｍ ｒｅｓｏｌｕｔｉｏｎ ｏｆ １ Ｈｚ，ａｎｄ ｔｈｅ ｆｅｒｑｕｅｎｃｙ ｓｔａｂｉｌｉｔｙ ｉｓ ｂｅｔｔｅｒ ｔｈａｎ １０ ．Ｔｈｅ ｐａｒａｍｅｔｅｒｓ ｏｆ ａｍｐｌｉｔｕｄｅ ａｎｄ ｆｒｅｑｕｅｎｃｙ ｃａｎ ｂｅ ｅｎｔｅｒｅｄ ｔｈｒｏｕｇｈ ｋｅｙｂｏａｒｄ ａｎｄ ｄｉｓｐｌａｙｅｄ ｏｎ ＬＣＤ．Ｄｕｅ ｔｏ ｔｈｅ ｐｒｏｇｒａｍｍａｂｉｌｉｔｙ ｏｆ ＦＰＧＡ，ｔｈｅ ｓｙｓｔｅｍ ｉｓ ｅａｓｙ ｔｏ ｕｐｇｒａｄｅ ａｎｄ ｏｐｔｉｍｉｚｅ．ｆｕｌｌ ａｄｄｅｒ ｆｕｎｃｔｉｏｎ Ｃａｎ ｂｅ ｗｅｌｌ ｉｍｐｌｅｍｅｎｔｅｄ ｂｙ ｕｓｉｎｇ ｓｉｍｕｌａｔｉｏｎ ｄｅｓｉｇｎ ｏｆ Ｍｕｈｉｓｉｍ ｓｏｆｔｗａｒｅ． Ｋｅｙ ｗｏｒｄｓ：ＦＰＧＡ；ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ；ＤＤＳ；ＭＣＵ；ＶＨＤＬ 直接数字频率合成（ＤＤＳ）技术具有相对频带宽、频率转 转换、低通滤波后输出。其波形类型及频率大小通过单片机 换时间短、频率分辨率高、输出信号相位连续、能够实现全数 直接控制，输出信号幅度的控制由单片机通过幅度控制模块 字自动化控制等优点，已经逐步成为高性能信号发生器的核 改变数模转换模块的参考电压来间接实现。 心技术【Ｉ１。现场可编程门阵列（ＦＰＧＡ）器件具有工作速度快、 集成度高、可靠性好和现场可编程等优点，在现代电子设备 茸 中的应用越来越广［２１。 丽 一机 本文采用ＤＤＳ技术和ＦＰＧＡ芯片设计了一种频率可 Ｌ堕 函 调的信号发生器，可输出正弦波、方波、三角波和锯齿波等 图１系统结构框图 数字信号，其频率范围广，稳定性好，精度高，系统灵活，易 Ｆｉｇ．１ Ｂｌｏｃｋ ｄｉａｇｒａｍ ｏｆ ｏｖｅｒａｌｌ ｓｙｓｔｅｍ 于升级。 ２功能模块设计 １系统总体设计 ２．１ ＦＰＧＡ模块 系统框图如图１所示，它由单片机控制模块、ＦＰＧＡ波形 该模块根据ＭＣＵ提供的频率控制字Ｋ及波形选择字， 产生模块、幅度控制模块、数模转换（ＤＡＣ）模块、低通滤波模 利用ＤＤＳ技术产生波形数字信号。通过数模转换器ＤＡＣ变 块、键盘输入和液晶显示模块组成。ＦＰＧＡ模块采用ＤＤＳ技 成阶梯波，再经过低通滤波器平滑后就可以得到合成的信号 术，可产生正弦波、方波、三角波或锯齿波的数字信号。经Ｄ／Ａ 波形。此模块主要由相位累加器、相位寄存器和波形查找表 收稿日期：２０１１—Ｏ２一ｌＯ 稿件编号：２０１１Ｏ２００５ 构成，其原理框图如图２所示。其中 为输入基准时钟频率， 作者简介：张有志（１９５Ｏ一），男，山东淄博人，教授。研究方向：多媒体通信与信息处理。 一１１５－ 《电子设计工程）２０１１年第９期 一１ Ｈｚ（１ Ｈｚ￣ｌ ＭＨ ）及 ２×３ ２×３ 一１ｏ Ｈ （１￣１０ ＭＨｚ） 可见，即使在输出最高频率时，也能保证每周期波形有１６个 点，从而有效保证了输出信号波形的逼真度。 将波形数据存储在波形ＲＯＭ中的方案有２种：一种是 圈 二 在一个完整周期内进行采样，然后将采样值依次存于ＲＯＭ 单元中，这个方案的优点是思路清晰，实现简单；另一种方案 是根据周期信号波形的对称性．只对其在ｌ／２或１／４周期上 采样并存储，因此可以节省存储空间，但实现上要复杂些。为 简化设计，本文采用了第一种方案。 ２．２幅度控制模块 输出信号的幅度控制是通过２片ＤＡＣ芯片实现的， 其电路图如图３所示。其中，第１片ＤＡＣ用来将ＦＰＧＡ输 出的波形的数字信号转换为模拟阶梯信号，幅值的调节是 通过第２片ＤＡＣ的输出改变第ｌ片ＤＡＣ的参考电压来 实现。 ＤＡＣ是本模块的核心器件．其转换速度等特性直接影响 整个系统的性能。ＤＡＣ器件的选择应从分辨率、转换速度、量 化误差和线性度等几个方面考虑。因为本系统的工作频率较 高，所以首先应选用高速ＤＡＣ。其次是考虑分辨率和量化误 差问题，增大ＤＡＣ的位数可减小量化误差，提高分辨率。因 此，本文采用的ＤＡＣ器件是德州仪器公司生产的高速低功 耗、１Ｏ位分辨率的ＤＡＣ芯片ＴＨ￥５６５１。 ＤＡＣ的参考电压可通过ＥＸ ｒＬ０端来选择内部或外部。当 该端１２１为低电平时（即：ＥＸＴＩ＿Ｄ＝ＡＧＮＤ），选择内部参考电压；当 该端口为高电平时（即：ＥＸｒＩ＇Ｉｏ＝ＡＶＤＤ），选择外部参考电压。只 要改变参考电压的大小，就可以改变输出波形的幅值。ＴＨＳ５６５ｌ 外部参考电压范围为０ Ｖ，因此．采用１０位ＤＡＣ（最小分辨率 为４．８８ｘ１０。Ｖ）。图中第２片ＴＨＳ５６５１的输出接到第１片 ＴＨＳ５６５１的参考电压输入端ＥＸ１１０。通过单片机控制第２片 ＴＨＳ５６５１输出，进而控制第１片 ｍＳ５６５１的参考电压。 ２．３低通滤波模块 经过Ｄ，Ａ转换后输出的阶梯波信号通常含有较多的时 钟成分及较为陡峭的跃变边缘，为了减少输出波形的抖动、 抑制高次谐波、取出主频 ，必须在Ｄ／Ａ转换器的输出端接入 截止频率为 ，２的低通滤波器［５１。 ２．４键盘与显示模块 本系统需要设置并显示输出波形的类型、频率和幅值等 参数。为使系统拥有一个友好、便捷、美观的用户界面，设计 中采用键盘和液晶显示器作为系统的输入输出模块。键盘输 入模块选用８２７９控制４ｘ４阵列键盘，采用扫描方式由８２７９ 得到键盘码并由中断服务程序把数据送给单片机。此方案不 专× ￣１．０４１６６７ＭＨｚ及 ＝ ２ 一 用单片机扫描，占用资源少。输出模块采用ＨＺ１２８—６４Ｄ２０汉 显液晶模块，该模块自带一、二级汉字字库点阵，通过串行接 口与单片机相连。用液晶显示器可以实现多级菜单，用户界 面友好。操作方便。 张有志，等基于ＦＰＧＡ的幅值可调信号发生器设计 ＤＢ１ Ｄ９ Ｄ８ Ｄ７ Ｄ６ ５Ｖ Ｄ５ Ｄ４ Ｄ３ Ｄ２ Ｆ ＡＧＮＤ Ｄ１ ＤＯ 口 ＧＮＤ 呲一 ：宝Ｍ略 吡 １ｋＱ 舢哪 旦 ＤＶＤＤ 赢 ＩＯＵＴ： ＩＯＵＴ］ ＡＶＤＥ 磊 Ｃ０ＭＰ］ Ｃ０ＩｌＰ： 节 ＢＩＡＳｊ １ｋｏ 广 错 ＡＧＮ［ ＳＬＥＥＰ ＤＧＮＤ ＥＸＴ１０ ７， 。‘。。Ⅶ 亍 Ｄｌ …… ＣＬＫ ＥＸＴＬＯ ＡＧＮＤ 图３幅度控制模块电路 Ｆｉｇ－３ Ｈａｒｄｗａｒｅ ｃｉｒｃｕｉｔ ｏｆ ａｍｐｌｉｔｕｄｅ ｃｏｎｔｒｏｌ ｍｏｄｕｌｅ ３系统软件设计４系统测试 ＦＰＧＡ系统采用硬件描述语言ＶＨＤＬ按模块化方式进行 由键盘设置输出信号波形的类型、频率和幅度等参数， 设计．并将各模块集成于ＦＰＧＡ芯片中。然后通过Ｑｕａｒｔｕｓ ＩＩ 在５０Ｑ负载下，用示波器测试输出波形的频率和幅值，并与 软件开发平台对设计文件进行编译、优化、综合、布局布线和 设置值进行比较。由于在ＦＰＧＡ中经分／倍频后的结果与计算 逻辑仿真。最后对ＦＰＧＡ芯片进行编程，实现系统的设计要 时钟存在一定误差，因此，需通过软件进行补偿修正，以便使 求。单片机控制程序采用Ｃ语言进行设计，设计中采用了结 频率误差降到最低。对于信号幅度的控制，在程序中也采用 构化和层次化的设计方法［６１，通过按键判断程序选择进入不 软件进行补偿修正。经过多次测试和反复改进，最终实现了 同的模式：波形选择、频率设置、幅度设置、波形参数显示４ 如下技术指标： 种模式和１个复位模式（图中省略）。在不同的模式下分别执 １）输出波形正弦波、方波、三角波、锯齿波。通过对波 行相应的子程序，最后分别向ＦＰＧＡ写入相应的控制字。该 形查找表ＲＯＭ的修改，可实现其它波形，易于系统升级。 系统程序流程如图４所示。 ２）输出频率１ Ｈｚ～１０ ＭＨｚ。 ３）频率分辨率 ｌ Ｈｚ～１ ＭＨｚ时为ｌ Ｈｚ，１～１０ ＭＨｚ时为 １０ Ｈｚ。 三三［ 波 ４）频率稳定度优于１０。。 波 频 幅 形 形 盛 参 ５）输出电压０—５ Ｖ。 选 设 度 数 择 置 设 置 显 ６）幅度分辨率１０ ｂｉｔｓ。 子 子 子 示 程 程 程 子 序 序 序 程 ５结束语 二二二［＝ ￣ＦＰＧＡ写入相应控制字 本文给出了一种基于ＦＰＧＡ和ＤＤＳ技术的信号发生器 设计方案，解决了输出信号幅值可调的问题，能产生较为理 图４程序流程图 想的正弦波、方波、三角波和锯齿波等信号波形，波形平滑， Ｆｉｇ．４ Ｆｌｏｗ ｃｈａｒｔ ｏｆ ｓｙｓｔｅｍ （下转第１２０页） －１１７－ 《电子设计工程）２Ｏｌ１年第９期 ３）仿真运行分析逻辑分析仪显示波形如图７所示。 信号，现有的示波器多为双踪示波器无法同时观测多路波 形，用Ｍｕｈｉｓｉｍ软件仿真解决了这一问题。所述方法具有实 际应用意义。 参考文献： 图７中，“１”为控制量ＥＮ，的波形，“２”为控制量ＥＮ２的 波形，“３”为输入量Ａ１的波形，…４’为输入量Ａ 的波形，“５” 为输出函数ｙ的波形。 由图７可知，ＥＮ ：１、矾＝０时，ｙ输出函数的波形和 【１】任骏原，腾香，马敬敏．数字电子技术实验【Ｍ】．沈阳：东北大 学出版社．２０１０． 输入量Ａ 的波形相同，实现对Ａ。传输；ＥＮｌ＝０、ＥⅣ２＝１时， ｙ输出函数的波形和输入量Ａ 的波形相同，实现对Ａ： 传输。 【２］任骏原．电子技术课￥１ＣＡＩ教学模式的探索与实践【Ｊ］．电气 电子教学学报，２００９，３１（４）：９９—１００． ＲＥＮ Ｊｕｎ－ｙｕａｎ． Ｉ１１ｅ ｅｘｐｌｏｒｉｎｇ ａｎｄ ｐｒａｃｔｉｃｅ ｏｆ ＣＡＩ ｔｅａｃｈｉｎｇ ｍｏｄｅ ｏｆ ｅｌｅｃｔｒｏｎｉｃｓ ｔｅｃｈｎｏｌｏｇｙ ｃｏｕｒｓｅ［Ｊ］．Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ＆Ｅｌｅｃｔｒｏｎｉｃ Ｅｄｕｃａｔｉｏｎ，２００９，３ １（４）：９９—１００． 【３】任骏原．Ｍｕｈｉｓｉｍ在触发器工作波形分析中的应用［Ｊ］．现代 电子技术，２０１０，３３（１５）：１８４—１８６． ＲＥＮ Ｊｕｎ－ｙｕａｎ．Ａｎ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ｍｕｈｉｓｉｍ ｔｏ ｔｈｅ ｗｏｒｋｉｎｇ ｗａｖｅ ａｎａｌｙｚｉｎｇ ｏｆ ｌｆｉｐ－ｌｆｏｐ［Ｊ］．Ｍｏｄｅｍ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｉｑｕｅ，２０１０， ３３（１５）：１８４—１８６． 【４】任骏原．差分比例运算电路的设计方法［Ｊ］．电气电ｑ－ｇｔ学学 报，２０１ｌ，３３（１）：１０４—１０５． ＲＥＮ Ｊｕｎ—ｙｕａｎ．Ｄｅｓｉｇｎ ｍｅｔｈｏｄｓ ｏｆ ｄｉｆｆｅｒｅｎｔｉａｌ ｉｎｐｕｔ ｓｃａｌｉｎｇ ｏｐｅｒａｔｉｏｎａｌ ｃｉｒｃｕｉｔ［Ｊ］．Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｉｒｃａｌ＆Ｅｌｅｃｔｏｎｉｒｃ Ｅｄｕ． ｃａｔｉｏｎ，２０１１，３３（１）：１０４－１０５． 图７三态门总线分时传输逻辑功能仿真实验波形 Ｆｉｇ．７ Ｔｈｍｅ－ｓｔａｔｅ ｔｉｍｅ－ｔｒａｎｓｆｅｒ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｏｇｉｃ ｓｉｍｕｌａｔｉｏｎ ｗａｖｅｆｏｒｍｓ 【５】阎石．数字电子技术基础【Ｍ】．北京：高等教育出版社， ２ｏｏ６． ３结束语 由于受实验仪器的无法对三态门工作波形进行硬 件实验验证，主要是，现有的信号发生器不能产生多路同步 【６】张晶，李心广．基ｉｆ＂Ｍｕｌｔｉｓｉｍ￣电路设计与仿真【Ｊ】．计算机仿 真，２００５，２２（５）：１０９—１５Ｚ ＺＨＡＮＧ Ｊｉｎｇ，ＬＩ Ｘｉｎ－ｇｕａｎｇ．Ｍｕｈｉｓｉｍ ｂａｓｅｄ ｓｃｈｅｍａｔｉｃ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ［Ｊ］．Ｃｏｍｐｕｔｅｒ Ｓｉｍｕｌａｔｉｏｎ，２００５，２２（５）：１０９—１５Ｚ （上转第ｌｌ７页） 无明显毛刺，响应速度快，频率范围广，稳定性好，幅值调节 ＸＩＡ Ｘｉｎ－ｆａｎ，ＣＨＥＮ Ｘｉａｏ￣ｕｎ，ＷＵ Ｙｕ，ｅｔ ａ１．Ｄｅｓｉｎ ｏｆｇ ｓｉｎｅ ｗａｖｅ ｇｅｎｅｒａｔｏｒ［Ｊ］．Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｎ Ｅｎｇｉｇｎｅｅｒｉｎｇ，２００９（５）： １３—１５． 精度高。系统实现简单、灵活，易于升级，实用性较强，具有较 好的应用前景。 参考文献： 【１］帅倩，吴国辉，代冀阳．基－ｔ－ＦＰＧＡ￣ＤＤＳｉ￣计及实现【Ｊ］．现 代电子技术。２０１０（１３）：９０—９２． ［４］赵翰林．基于ＦＰＧＡ的ＤＤＳ直接数字频率合成器设计与实现 ［Ｊ］．大众科技，２０１０（６）：２５—２７． ＺＨＡＯ Ｈａｎ－ｌｉｎ．Ｄｅｓｉｎ ｇａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ＤＤＳ ｄｉｒｅｃｔ ｄｉｉ．ｇ ＳＨＵＡＩ Ｑｉａｎ，ＷＵ Ｇｕｏ—ｈｕｉ，ＤＡＩ Ｊｉ—ｙａｎｇ．Ｄｅｓｉｇｎ ａｎｄ ｉｍｐｌｅ－ ｍｅｎｔａｔｉｏｎ ｏｆ ＤＤＳ ｂａｓｅｄ ｏｎ ＦＰＧＡ［Ｊ】．Ｍｏｄｅｍ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｉｑｕｅ，２０１０（１３）：９Ｏ一９２． ｔａｌ￣ｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｓ ｂａｓｅｄ ｏｎ ＦＰＧＡ【Ｊ】．Ｐｏｐｕｌａｒ Ｓｃｉｅｎｃｅ＆ Ｔｅｃｈｎｏｌｏｇｙ，２０１０（６）：２５－２７． 【５】Ｐｅｒｒｙ Ｌ．ＶＨＤＬ ｐｒｏｇｒａｍｍｉｎｇ ｂｙ ｅｘａｍｐｌｅ【Ｍ】．Ｐｒｉｎｃｅｔｏｎ：Ｔｈｅ ＭｃＧｒａｗ－Ｈｉｌｌ Ｃｏｍｐａｎｉｅｓ，２００２． 【２】刘廷飞，郭锁利，王晓戎，等．基－ｔ－Ａｌｔｅｒａ ＦＰＧＡ／ＣＰＬＤ 电 子系统设计及工程实践［Ｍ］．北京：人民邮电出版社，２００９． 【３］夏新凡，陈晓君，伍玉，等．正弦信号发生器的设计［Ｊ］．电子 设计工程。２ｏ０ｌ９（５）：１３—１５． 【６】段晨东．单片机原理及接口技术【Ｍ】．北京：清华大学出版 社．２０ｏ８． ＜＞●＜＞●＜＞●＜＞●＜＞●＜＞●＜＞●◇・◇●◇●◇●◇●◇●◇●◇●◇●◇●Ｃ＞●Ｃ＞●◇●◇●◇●◇●Ｃ＞●Ｃ＞●◇●Ｃ＞●◇● ◇●◇０ 欢迎订阅２０ １ １年度《电子设计工程》（半月刊） 国内邮发代号：５２—１４２国ＩｔＹ，发行代号：Ｍ２９９６订价：６．００元，期１４４．００元，年 －１２０－
