ａ叶技２０１５年第２８卷第２期 Ｅｌｅｃｔｒｏｎｉｃ Ｓｃｉ．＆Ｔｅｃｈ．／Ｆｅｂ．１５．２０１５ ｄｏｉ：１０．１６１８０／ｊ．ｃｎｋｉ．ｉｓｓｎｌＯ０７—７８２０．２０１５．０２．０１ １ 基于单片机的ＳＭ３算法优化及Ｖｅｒｉｌｏｇ模型验证 曾小波 ，唐忠彪 ，焦 歆 （１．湖南理工职业技术学院太阳能工程系，湖南湘潭摘要４１１１０４； ２．湖南省耒阳师范学校，湖南耒阳４２１８００；３．上海滕维信息科技有限公司，上海２０００７２） 介绍了基于８０５１软核的ＳＭ３算法ＩＰ原理、设计流程及硬件模块的实现方案，并给出了效率分析以及在 硬件平台上的验证结果。文中描述了ＳＭ３算法原理及片上系统执行ＳＭ３的工作流程，提出了快速实现移位的算法， 及其实现逻辑。相比较于以往的算法模型，该方案在时序和面积上均做到相当程度的优化，并提高了算法的效率。仿 真结果显示，ＳＭ３算法的ＩＰ核性能优越，可为密码ＳｏＣ产品的开发提供算法引擎支持，具备良好的应用价值。 关键词 国密算法；杂凑算法；ＩＰ核；片上系统 中图分类号ＴＰ３０１．６ 文献标识码Ａ 文章编号１００７—７８２０（２０１５）０２—０３８—０３ Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ＳＭ３ Ａｌｇｏｒｉｔｈｍ ａｎｄ Ｖｅｒｉｌｏｇ Ｍｏｄｅｌ Ｖａｌｉｄａｔｉｏｎ Ｂａｓｅｄ ｏｎ ＳＣＭ ＺＥＮＧ Ｘｉａｏｂｏ ，ＴＡＮＧ Ｚｈｏｎｇｂｉａｏ ，Ｊ１ＡＯ Ｘｉｎ （１．Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｓｏｌａｒ Ｅｎｅｒｇｙ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｈｕｎａｎ Ｖｏｃａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｘｉａｎｇｔａｎ ４１ １ １０４，Ｃｈｉｎａ； ２．Ｌｅｉｙａｎｇ Ｎｏｒｍａｌ Ｓｃｈｏｏｌ ｏｆ Ｈｕｎａｎ Ｐｒｏｖｉｎｃｅ，Ｌｅｉｙａｎｇ ４２１ ８００，Ｃｈｉｎａ； ３．Ｓｈａｎｇｈａｉ Ｔｅｎｇｗｅｉ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ．，Ｓｈａｎｇｈａｉ ２０００７２，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ ＳＭ３ ａｌｇｏｒｉｔｈｍ ＩＰ ｐｒｉｎｃｉｐｌｅｓ，ｄｅｓｉｇｎ ｐｒｏｃｅｓｓｅｓ，ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｈａｒｄｗａｒｅ ｍｏｄｕｌｅｓ ｂａｓｅｄ ｏｎ ｔｈｅ ８０５ １ ｓｏｆｔ—ｃｏｒｅ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ，ａｎｄ ｅｆｆｉｃｉｅｎｃｙ ａｎａｌｙｓｉｓ ａｎｄ ｖｅｒｉｆｉｃａｔｉｏｎ ｏｆ ｔｈｅ ｒｅｓｕｌｔｓ ｏｎ ｔｈｅ ｈａｒｄｗａｒｅ ｐｌａｔｆｏｒｍ ａｒｅ ｇｉｖｅｎ．Ｔｈｅ ＳＭ３ ａｌｇｏｒｉｔｈｍ ａｎｄ ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｗｏｒｋｆｌｏｗ ＳＭ３ ａｒｅ ｐｒｏｐｏｓｅｄ ｔｏ ａｃｈｉｅｖｅ ｒａｐｉｄ ｓｈｉｆｔ ０ｆ ｉｔｓ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｌｏｇｉｃ．Ｔｈｅ ｐｒｏｇｒａｍ ｏｎ ｔｈｅ ｔｉｍｉｎｇ ａｎｄ ｓｉｚｅ ａｒｅ ｏｐｔｉｍｉｚｅｄ ｔｏ ａ ｃｏｎｓｉｄｅｒａｂｌｅ ｄｅｇｒｅｅ．ｉｍｐｒｏｖｉｎｇ ｉｔｓ ｅｆｆｉｃｉｅｎｃｙ．Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｔｈｅ ＳＭ３ ａｌｇｏｒｉｔｈｍ ｈａｓ ｇｏｏｄ ＩＰ ｃｏｒｅ ｐｅｒｆｏｒｍａｎｃｅ，ｐｒｏｖｉｄｉｎｇ ｓｕｐｐｏｒｔ ｆｏｒ ｔｈｅ ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ ｄｅｃｅｎｃｙ ｐａｓｓｗｏｒｄ ａｌｇｏｒｉｔｈｍ ｅｎｇｉｎｅ ＳｏＣ ｐｒｏｄｕｃｔｓ． Ｋｅｙｗｏｒｄｓ ｓａｔｅ ｅｎｃｒｙｐｔｉｏｎ ａｌｇｏｒｉｔｈｍ；ｈａｓｈ ａｌｇｏｒｉｔｈｍ；ＩＰ ｃｏｒｅ；ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ 自Ｓｈａｎｎｏｎ发表了《保密系统的通信理论》，将已 有数千年的密码技术推向了科学的轨道，商用密码技 杂凑值为２５６ ｂｉｔ…。在ＳＭ２的数字签名、验证与公钥 加密算法，及随机数生成等商用密码应用中有广泛 应用。 术在近１０年间得到了广泛的应用及检测。２００５年 ＳＨＡ一１和ＭＤ５被提出碰撞攻击方法，从此ＭＤ５算法 作为首个国家公开发布的杂凑密码，ＳＭ３的硬件 实现及评估文献也相对较少，本文利用Ｎｅｖｅｒｉｌｏｇ探究 和ＳＨＡ一１算法不再列入安全算法。美国国家标准与 技术研究所（ＮＩＳＴ）于２０１２年公布了新一代杂凑算法 Ｋｅｃｃａｋ。我国也由国家密码管理局在２０１０年１２月发 了ＳＭ３的硬件实现方法，并采用８０５１软核为控制器， 将ＳＭ３作为可移植的ＩＰ进行了顶层调试，并给出其相 应Ｖｅｒｉｌｏｇ模型的仿真结果。文中采用的Ｖｅｒｉｌｏｇ行为 模型为ＲＴＬ级（Ｒｅｇｉｓｔｅｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅ１），指的是用寄存 器这一级别的描述方式来描述电路的数据流方式，即 布了中国商用密码杂凑算法标准ＳＭ３。 ＳＭ３是一种近似于ＳＨＡ一２５６杂凑算法的结构， 但算法本身更复杂，比如压缩函数的每一轮都使用两 个消息字。杂凑算法本身就是把任意长的输入消息串 变化成固定长的输出串的一种函数，ＳＭ３最终产生的 收稿日期：２０１４．０８—０７ 作者简介：曾小波（１９７９一），男，硕士，讲师。研究方向： 可综合的。模型接口为标准的Ｗｉｓｈｂｏｎｅ总线及５１ 接口。 １ 算法描述 ＳＭ３算法可对长度为Ｚ（Ｚ＜２ ）ｂｉｔ的消息ｍ进行 杂化。ＳＭ３算法流程可分为４步，如图１所示 ］。 加密算法，可编程系统设计。Ｅ－ｍａｉｌ：２５３１２４２６７＠ｑｑ．ｃｏｍ。唐 忠彪（１９８０一），男，硕士，讲师。研究方向：应用电子技术， 信息安全。焦歆（１９８７一），男，硕士。研究方向：加密算法， ＳＯＣ设计 ３８————————————ＷＷＷ．ｄｉａ＝ｌｚｉｋ￣ｊｉ．ｏｒｇ 曾小波，等：基于单片机的ＳＭ３算法优化及Ｖｅｒｉｌｏ￣模型验证 组Ｂ（ｉ），故Ｂ（ｉ）地址由ＣＰＵ输入给ＩＰ。所以硬件流 程的第一步为初始化地址寄存器，紧接着第二步使能 ＩＰ，ＩＰ接收到使能信号后开始从ＸＲＡＭ读取数据。数 据读取完毕后ＩＰ开始进行杂凑运算，最后将杂凑结果 写人ＸＲＡＭ。 ５ ｌ将数据地址写入ＩＰ寄存器 Ｉ 图１ ＳＭ３算法流程图 ５１使能ＩＰ Ｉ （１）将消息以５１２ ｂｉｔ的倍数进行填充。若数据尺 寸为ｌ位，先将比特“１”添加到信息的末尾，再添加ｋ 个“０”，｜ｉ｝满足Ｚ＋１＋ 一４４８ｍｏｄ５１２的最小非负整数。 最后再添加一个６４位比特串，改比特串为尺寸Ｚ的二 进制表示。所以被填充过的数据为５１２的倍数。 （２）先将填充后的消息ｍ’以进行分组ｍ’＝Ｂ【０’， ＩＰ从ＸＲＡ Ｍ读取数据 ｌ ＩＰ开始运算 ｌ ＩＰ将结果写入ＸＲＡＭ 图３ 系统工作流程 Ｂ ，每组长度为５１２ ｂｉｔ，再将各组信息扩 展成１３２个３２ ｂｉｔ的字。曰“’为５１２ ｂｉｔ，故可将日“’分 ，…，【１ ３ ＩＰ逻辑优化设计 ＳＭ３算法包含了大量的循环左移操作，兼顾运算 速度和占用资源是设计的关键。方案中根据不同条件 提供了两种设计方案。第一、固定位移实现。数据从 ＸＲＡＭ读出后存入寄存器，由于门级电路所占资源较 少，所以在寄存器读取数据后直接由门级电路重新排 成１６个３２ ｂｉｔ的字 ， 一， ５。 （３）所有 （ｉ）组数据处理完毕后，最后分组的输 出 （ｎ）即为最终杂凑值。 ２ 系统框架结构设计 由于ＳＭ３ＩＰ由８０５１软核控制，及考虑到消息尺寸 较大的情况，故消息填充交由ＣＰＵ处理。ＳＭ３ＩＰ功能 包括Ｂ（ｉ）数据的填充、压缩及数据从ＸＲＡＭ的读写。 列即可得到移位结果，并将移位后的数据作相应的处 理。例如，ＳＳ２一ｓｓ１①（Ａ＜＜＜１２）中，从ＸＲＡＭ得 到Ａ值后，直接用相同位宽的门级排列得到结果直接 异或ＳＳ１，这样，在读取Ａ之后的一个周期内就可处理 得到ＳＳ２＿４ Ｊ。在占用较少资源的情况下对数据进行处 理。第二种方案为通过查表法实现。在压缩过程中需 要对数据按照循环次数进行移位操作，这就大幅增加 ＩＰ的控制信号及信息地址数据由５１软核控制，Ｂ（ｉ）， Ｖ（ｉ）和最后结果Ｖ（ ）则存放在ＸＲＡＭ中，系统框架 如图２所示。 ＳＭ３ＩＰ 了不确定性。若每个数据的移位操作都根据循环次数 来选择移位器，逻辑选择就会显得较为臃肿，而且无重 ８０５１ 控制器 哩里 Ｘ ＲＡＭ 网图２ 片上系统结构图 复利用性 。查表法在增加一个周期的情况下，即可 读出移位相应的结果，这大幅降低了资源成本，增强了 可重复利用性。 此外，ＳＭ３算法还包括了模加运算。但模值恰好 为２３２，因此在计算模加运算时只需定义３２位的加法 器就好，若有进位则直接溢出，即可满足模加运算要 此外图２中还标注了ＩＰ内部结构，主要包括核心 求。若定义３３位加法器，则每次加法运算完成后便要 判断第３３位是否为高，若为高则需置为０。采用直接 溢出结构，省去判断过程加快运算速度。 本ＩＰ另一个突破点是，在硬件设计时兼顾了软件 的控制器及扩展模块、置换模块、压缩模块和循环表４ 个子模块。控制器的主要功能为提供子模块的使能及 复位信号。子模块接收到控制信号后开始从ＸＲＡＭ 或其它子模块读取数据，进行处理后将处理结果交还 给其控制模块或直接写入ＸＲＡＭ＿３ｊ。 图３为系统的工作流程。由于ｍ’尺寸可能较大， 将其分组后的曰（ｉ）存于ＸＲＡＭ中，ＩＰ每次只处理一 的智能控制，大幅减小逻辑的占用量，实现了逻辑功 能。首先，消息填充由软件执行。若此步骤由硬件执 行，虽然在填充时速度较软件快很多，但充分考虑到消 息长度的不确定性，应由软件执行更加合理。第一个 ３９ ＷＷＷ．ｄｉａｎｚｉｋｅｊｉ．０ｒｑ——
