山东大学试卷（A）
课程：《计算机组成原理》
学号： 姓名 得分
一、选择题：(每小题2分，共30分)
1. 信息只用一条传输线 ，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 2. 常用的虚拟存储系统由______两级存储器组成。
A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 3. 相联存储器是按______ 进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式
C．内容指定方式 D．地址指定与堆栈存取方式结合
4 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是______。
A.巴贝奇 B.冯. 诺依曼 C.帕斯卡 D.贝尔 5. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法
C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。
Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 8. 没有外存储器的计算机监控程序可以放在______ 。 A．RAM B．ROM C．RAM和ROM D．CPU 9. 在机器数______ 中，零的表示形式是唯一的。
A．原码 B．补码 C．移码 D．反码
10.在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性
C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 11.双端口存储器在______情况下会发生读/写冲突。
A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同 12.在CPU中，跟踪后继指令地指的寄存器是______。
A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 13.机器周期通常用______来规定。
A．主存中读取一个指令字的最短时间 B．主存中读取一个数据字的最长时间 C．主存中写入一个数据字的平均时间 D．主存中取一个数据字的平均时间 14.在集中式总线仲裁中,______方式对电路故障最敏感。 A. 链式查询 B. 计数器定时查询 C. 请求
15.下述I/O控制方式中，主要由程序实现的是______。
A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式
二、填空题（每空1分，共30分）
1. 计算机硬件包括________，________，________，适配器，输入/输出设备。
2．74181是采用先行进位方式的4位并行加法器，74182是实现__________进位的进位逻辑。若某计算机系统字长为位，每四位构成一个小组，每四个小组构成一个大组，为实现小组内并行、大组内并行，大组间串行进位方式，共需要________片74181和________片74182。 3. 存储器和CPU连接时，要完成__________的连接；__________的连接和__________的连接，方能正常工作。
4. 主存与cache的地址映射有__________、__________、__________三种方式
5. 流水CPU中的主要问题是________相关，________相关和________相关；为此需要采用相应的技术对策，才能保证流水畅通而不断流。
6. CPU中至少有如下六类寄存器，除了________计数器，________寄存器外，还应有指令寄存器，通用寄存器，状态条件寄存器，数据缓冲寄存器。
7. CPU周期也称为__________；一个CPU周期包含若干个__________。任何一条指令的指令周期至少需要________个CPU周期。
8. PCI总线采用__________仲裁方式，每一个PCI设备都有的总线请求和总线授权两条信号线与______________相连。
9. 为了解决多个__________同时竞争总线____________，必须具有____________部件。 10.微型机算计机的标准总线从16位的________总线，发展到32位的________总线和________总线，又进一步发展到位的PCI总线。
11.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对________的控制，数据交换不经过CPU,而直接在内存和___________之间进行。
三、简答题：（每小题5分，共15分）
1. 提高存储器速度可采用哪些措施，请说出至少五种措施。 2. 请说明指令周期、机器周期、时钟周期之间的关系。
3. 指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？
四、解答题：（共10分）
1. 某加法器进位链小组信号为C4、C3、C2、C1，低位来的进位信号为C0，请分别给出串行进位方式和并行进位方式下的C4、C3、C2、C1的逻辑表达式。（6分） 2. 已知x和y,用变形补码计算x+y,同时指出是否溢出。（4分） (1) x=0.11011 y=0.00011 (2) x=0.11011 y=-0.10101
五、设计题：（共15分） 1.
某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用一
些SRAM芯片（8K×8位）形成一个16K×16位的RAM区域，起始地址为（2000）16 。假设SRAM芯片有CS和WE控制端，CPU地址总线A15——A0 ，数据总线为D15——D0 ，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。试设计满足已知条件的存储器，并完成与CPU的连接。(7分)
2．已知MOV，ADD，COM，ADT四条指令微程序流图，已知P（1）的条件是指令寄存器OP字段，即IR0，IR1，P（2）的条件码是进位寄存器CJ，请设计画出微程序控制器地址转移逻辑图。（8分）
