一种高精度频率合成器[实用新型专利]

(12)实用新型专利

(10)授权公告号 CN 20865 U(45)授权公告日 2019.04.02

(21)申请号 201820408816.1(22)申请日 2018.03.26

(73)专利权人 广西民族师范学院

地址 532200 广西壮族自治区崇左市城南

区环城东路北段东侧(72)发明人 杨秀增　肖丽玲　

(74)专利代理机构 北京律谱知识产权代理事务

所(普通合伙) 11457

代理人 黄云铎(51)Int.Cl.

G06F 1/02(2006.01)

权利要求书1页 说明书4页 附图2页

(54)实用新型名称

一种高精度频率合成器

(57)摘要

一种频率合成器，包括单片机系统和可编程逻辑门列阵，所述单片机系统包括LCD1602显示器、矩阵键盘和STCS52单片机芯片；所述可编程逻辑门列阵包括接口单元和DDS单元；所述接口单元包括控制电路和寄存器组，所述寄存器组包括控制寄存器，状态寄存器，频率控制字寄存器，所述控制寄存器用于寄存所述频率合成器的控制指令，所述状态寄存器用于寄存所述频率合成器的状态，所述频率控制字寄存器用于寄存控制字K；所述DDS单元包括参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器。该频率合成器具有电路简单，成本低廉，抗干扰能力强、控制精度高和系统易于升级等优点。

CN 20865 UCN 20865 U

权　利　要　求　书

1/1页

1.一种频率合成器，其特征在于，包括单片机系统和可编程逻辑门列阵，所述单片机系统包括LCD1602显示器、矩阵键盘和STCS52单片机芯片，所述LCD1602显示器与STCS52单片机的P0.0-P0.7和P1.0-P1.2相连，用于显示所述频率合成器的状态参数；所述矩阵键盘与所述STCS52单片机的P2.0-P2.7相连，用于输入频合成器的状态；所述可编程逻辑门列阵包括接口单元和DDS单元；所述接口单元包括控制电路和寄存器组，所述寄存器组包括控制寄存器，状态寄存器，频率控制字寄存器，所述控制寄存器用于寄存所述频率合成器的控制指令，所述状态寄存器用于寄存所述频率合成器的状态，所述频率控制字寄存器用于寄存控制字K；所述DDS单元包括参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器，所述相位累加器输入端与所述频率控制字寄存器相连，所述相位累加器输出端作为地址信号，地址信号的低位与地址变换器相连，地址信号的最高位地址与数据变换器相连。

2.根据权利要求1所述的一种频率合成器，其特征在于，所述控制电路的一端通过数据线分别与STCS52单片机的P3.0-P3.7和P1.3-P1.7相连，另一端与所述寄存器组相连，所述控制电路用于对地址信号进行地址译码，从而实现所述单片机系统能读写所述寄存器组中的相关寄存器。

2

CN 20865 U

说　明　书一种高精度频率合成器

1/4页

技术领域

[0001]本实用新型涉及一种频率处理装置，尤其是涉及一种高精度频率合成器。背景技术

[0002]频率合成器实质是一信号发生器，它能根据一定频率的参考信号源，产生不同频率信号。频率合成器是现代电子设备的重要组成部分，例如，在通信、雷达和导航系统中,利用频率合成器产生发射机的激励信号和接收机的本振信号；在电子对抗系统中,利用频率合成器产生宽带干扰信号源。随着各种技术的飞速发展，人们对频率合成器的频率稳定度、频谱纯度、频率范围和输出频率的个数提出了越来越高的要求。因此，研制高性能的频率合成器具有重要的意义。

[0003]目前传统频率合成主要直接模拟合成法和锁相环合成法。直接模拟合成法虽然频率转换时间短，但谐波、噪声及寄生频率都难以抑制，目前已基本不被采用；锁相环合成法虽然结构简单和纯度高，但分辨率低和转换速度慢，一般只能用于小步进频率合成技术中。[0004]本发明利用可编程逻辑门列阵(FPGA)技术和直接数字频率合成技术(DDS)技术设计频率合成器，具有频率转换速度快，频率分辨率高，并在频率转换时可保持相位的连续输出波形灵活等优点，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。发明内容

[0005]为了解决现有技术中存在的问题，本实用新型由此提供了一种频率合成器，包括单片机系统和可编程逻辑门列阵，所述单片机系统包括LCD1602显示器、矩阵键盘和STCS52单片机芯片，所述LCD1602显示器与STCS52单片机的P0.0-P0.7和P1.0-P1.2相连，用于显示所述频率合成器的状态参数；所述矩阵键盘与所述STCS52单片机的P2.0-P2.7相连，用于输入频合成器的状态；所述可编程逻辑门列阵包括接口单元和DDS单元；所述接口单元包括控制电路和寄存器组，所述寄存器组包括控制寄存器，状态寄存器，频率控制字寄存器，所述控制寄存器用于寄存所述频率合成器的控制指令，所述状态寄存器用于寄存所述频率合成器的状态，所述频率控制字寄存器用于寄存控制字K；所述DDS单元包括参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器，所述相位累加器输入端与所述频率控制字寄存器相连，所述相位累加器输出端作为地址信号，地址信号的低位与地址变换器相连，地址信号的最高位地址与数据变换器相连。[0006]进一步的，所述控制电路的一端通过数据线分别与STCS52单片机的P3.0-P3.7和P1.3-P1.7相连，另一端与所述寄存器组相连，所述控制电路用于对地址信号进行地址译码，从而实现所述单片机系统能读写所述寄存器组中的相关寄存器。[0007]进一步的，所述1/4波形存储器用于通过只存储[0～π/2]正弦波而获得整个周期内的正弦波。

[0008]本实用新型利用FPGA技术和DDS技术构造的载波频率和传输速度都可变的2DPKS频率合成器。经测试表明，该频率合成器具有电路简单，成本低廉，抗干扰能力强、控制精度

3

CN 20865 U

说　明　书

2/4页

高和系统易于升级等优点。

附图说明

[0009]当结合附图考虑时，参考下面的描述能够很好的理解本实用新型的结构、原理、工作特点和优点，但此处说明的附图用来对本实用新型的进一步解释，所附示意图只是为了更好的对本实用新型进行说明，并不对本实用新型构成不当限定，其中：[0010]图1为本实用新型的一种高精度频率合成器的组成示意图；

[0011]图2为本实用新型的一种高精度频率合成器的DDS单元的组成示意图；[0012]图3为本实用新型的一种高精度频率合成器的算法流程图；

具体实施方式

[0013]下面结合实例和附图对本实用新型作进一步的描述，应当指出的是，以下实施例仅仅为示意性的，其并非意图本实用新型。

[0014]图1为本发明的频率合成器的组成原理框架图，主要由单片机系统和可编程逻辑门列阵(FPGA)两大部分组成。单片机系统是频率合成的控制主机，包括LCD1602显示器、矩阵键盘和STCS52单片机芯片组成，LCD1602显示器与STCS52单片机的P0.0-P0.7和P1.0-P1.2相连，用于显示频率合成器的状态参数；矩阵键盘与STCS52单片机的P2.0-P2.7相连，可以通过矩阵键盘输入频合成器的状态；可编程逻辑门列阵(FPGA)，是频率合成器的信号产生单元，主要由接口单元和DDS单元组成。接口单元主要由控制电路和寄存器组组成，寄存器组由控制寄存器，状态寄存器，频率控制字寄存器组成，控制寄存器用于寄存频率合成器的控制指令，状态寄存器用于寄存频率合成器的状态，频率控制字寄存器用于寄存控制字K。DDS单元主要由参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器组成。所述相位累加器输出端作为地址信号，地址信号的低位与地址变换器相连，地址信号的最高位地址与数据变换器相连。

[0015]为了实现DDS单元与单片机系统之间通信，在可编程逻辑门列阵(FPGA)中设计接口单元，主要由控制电路和寄存器组组成，所述控制电路的一端通过数据线分别与STCS52单片机的P3.0-P3.7和P1.3-P1.7相连，另一端与所述寄存器组相连，所述控制电路用于对地址信号进行地址译码，从而实现所述单片机系统能读写所述寄存器组中的相关寄存器。寄存器组包括控制寄存器，状态寄存器，频率控制字寄存器，控制寄存器用于寄存频率合成器的控制指令，状态寄存器用于寄存频率合成器的状态，频率控制字寄存器用于寄存控制字K，这些寄存器、相对地址、方向和功率描述如表1所示。[0016]表1内部存器的定义与地址分配

4

CN 20865 U

说　明　书

3/4页

[0017]

DDS单元设计是数字频率合成器的关键功能模块，由由参考时钟、相位累加器、地

址变换器、1/4波形存储器、数据变换器组成，如图2所示。[0019]为了提高系统的分辨率和降低FPGA资源的利用率，DDS单元采用了1/4波形直接数字频率合成(DDS)信号合成技术，在1/4波形存储器中只存储[0～π/2]正弦波，利用正弦波对称性特点，通过地址和幅值数据变换，可得到整个周期内的正弦波。具体实现过程为，当地址信号最高位与次高位都为“0”时，表示输出正弦波正处在[0～π/2]区间内，这时，地址与输出数据都不需要变换；当最高位为“0”，次高位为“1”时，输出正弦波正处在[π/2～π]区间内，这时，地址变换器对地址进行求补操作，而输出数据不变；当最高位为“1”，次高位为“0”时，输出正弦波正处在[π～3π/2]区间内，这时，地址不变，而输出变换器对输出数据进行求补操作；当最高位与次高位都为“1”时，输出正弦波正处在[3π/2～2π]区间内，这时，地址和输出数据都进行求补操作。当相位累加器溢出时，频率合成器完成一个周期的信号输出，其频率表达式为：[0020]fo＝fc×K/2N  (1)[0021]其中，fc为参考时钟，K为频率控制字，N为相位累加器的位宽。当K值取不同值时，信号fo不同。当K＝1时，频率分辨率表达式为：[0022]Δfo＝fc×/2N  (1)式[0023]采用keil uvision4单片机开发软件进行设计，软件算法流程图如图3所示。上电启动系统，首先CPU初始化系统，调用LCD显示子程序，显示频率合成器的当前状态，然后再判断是否有键按下，如果此时没有任何键按下，则等待，如果判断有键按下，则调用键盘输入子程序，根据输入的频率计算频率控制置控制字K值大小，并把K值依次写到频率控制字寄存器中，控制频率合成器的信号输出。[0024]为了验证以上设计正确性，利用芯驿电子科技(上海)有限公司的FPGA开发板进行测试，

[0025]在测试过程中，可以用quartusII软件自带的嵌入式逻辑分析仪(SigalTap II Logic Analyzer)观察FPGA器件内部产生的波形，可以得到正弦波,矩形波，锯齿波，验证了设计正确性。

[0026]在无线通信中，为满足现代宽带无线高质量传输要求[1]和提高无线通信的保密性，采用宽频带频率实时跳变技术进行通信。数字调制器是跳频无线通信系统关键组成部分，调制器的性能决定了无线通信系统的性能。利用FPGA技术和DDS技术设计的载波频率和传输速度都可变的2DPKS数字调制器。经测试表明，本调制器具有电路简单，成本低廉，抗干

5

[0018]

CN 20865 U

说　明　书

4/4页

扰能力强、控制精度高和系统易于升级等优点，因此，本调制器有较好的实用价值。[0027]尽管已经结合实施例对本实用新型进行了详细地描述，但是本领域技术人员应当理解地是，本实用新型并非仅限于特定实施例，相反，在没有超出本申请精神和实质的各种修正，变形和替换都落入到本申请的保护范围之中。

6

CN 20865 U

说　明　书　附　图

1/2页

图1

图2

7

CN 20865 U

说　明　书　附　图

2/2页

图3

8