维普资讯 http://www.cqvip.com 电子工程师 ．２８ Ｎｏ．８ ２００２ 基于ＣＰＬＤ技术的看门狗电路的设计 Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ａ Ｗａｔｃｈｄｏｇ Ｃｉｒｃｕｉｔ Ｂａｓｅｄ ｏｎ ＣＰＬＤ 南京集成电路研究所 （南京２１００１７） 王大海 １引言 ２工作原理 ＣＰＬＤ是英文Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ 随着现代电子技术的发展，带有各种微处理的现 代电子设备已广泛应用于国民生产的各行各业中。但 随着设备功能越来越强大，程序结构越来越复杂，指令 代码越来越长，加之现场工作环境的干扰，设备失控， 程序“走飞”，各功能模块“死机”的概率也同样成倍地 增加。对此，常见的解决方法是在电路设计时放置一片 硬件看门狗（Ｗａｔｃｈｄｏｇ）电路，其目的是在系统“走死” 后能强制系统复位并返回初始化程序。随着ＣＰＬＤ器 Ｄｅｖｉｃｅ的缩写，中文名称为复杂可编程逻辑器件，因 其具有工作效率高、内部延时小、可预测延时等特点， 而被广泛应用于计数器、逻辑电路、控制电路和复杂的 状态机等功能的实现，而看门狗电路的核心就是一个 计数定时电路，所以，利用ＣＰＬＤ特点将能很好地实 现看门狗电路的功能。看门狗电路的原理框图如图１ 所示。它在结构上可分为分频电路、计数定时电路和复 位电路三大部分，其工作方式是将一个３２７６８Ｈｚ的方 波时钟输入分频电路，分频后的方波再输入到计数定 时电路中进行计数，同时与已设置好的计数时间常数 件被广泛应用于各种仪器、仪表设备的设计中，而且 ＣＰＬＤ几乎可模拟任何一种逻辑电路，所以，现在在设 计时已完全没有必要再放置一片的看门狗器件， 而完全可以将硬件看门狗电路整合于ＣＰＬＤ器件中， 相比较，当ＣＰＵ在指定的时间内没有通过改变ＣＳ端 状态来将计数定时器清零，一旦计数值与预先设定的 值相一致，计数定时电路将产生一个高电平给复位电 路，复位电路将产生一个复位信号给ＣＰＵ的 ＲＥＳＴ端。例如，对于ＭＣＳ５１系列单片机来说，将 产生一个大于１０ｍｓ的高电平以保证ＣＰＵ可靠地 复位。 从而节省成本，降低系统的设计风险。下面具体介绍这 种基于ＣＰＬＤ技术的看门狗电路的设计。 ３电路设计 目前，ＸＩＬＩＮＸ公司的可编程器件，因其良好 的设计平台、安全的加密方法、完整的产品线，而被 广泛地应用于各种产品中。下面，以其产品线中的 Ｘ９５系列ＣＰＬＤ为例，具体介绍看门狗电路的设 计。 ３．１分频电路 图１ 该电路是由图１中的Ｕ１ ＣｏＵＮＴ５宏单元 ・收稿日期：２ｏ０２—０５—３Ｏ ・３７・ 维普资讯 http://www.cqvip.com 王大海：基于ＣＰＬＤ技术的看门狗电路的设计 来完成的，该宏单元的目的是将３２７６８ｋＨｚ的矩形脉 数脉冲输入同时打开复位电路中的计数器。仿真波形 冲通过一个５位的二进制计数器，经３２级分频，得到 如图３所示。 一个１０２４Ｈｚ的方波，也就是周期约为１ｍｓ的方波，其 其中ＲＥＳＴＣＬＫＩＮ为１０２４Ｈｚ基准时钟输入端。 仿真波形如图２所示。 ＣＬＲ为８位计数器清零端。ＷＲ为８位寄存器的片选 锁存端（Ｉ－升沿锁存）。ＤＡＴＡ７为８位数据总线，用于 预置８位寄存器。ＲＥＳＴ为复位输出端，提供高电平以 保证系统复位。 ３．３复位延时电路 该电路的功能由Ｕ３ ＤＥＬＡＹ１２ＭＳ宏单元来 完成，目的是在ＲＥＳＴ信号产生后，使其保持在１０ｍｓ 以上的稳定高电平，以保证可以实现系统可靠地复位， 并在延时结束后产生一个高电平将所有宏单元计数器 清零。仿真波形如图４所示。 图２ 其中，ＣＬＫＩＮ为３２７６２Ｈｚ方波信号，ＣＬＲ为分频 器清零端，ＴＩＭＥＣＬＫ为３２分频器的输出端。由该图 可见，当ＣＬＲ为低电平时，分频器工作，ＣＬＲ为高电 平时，分频器清零。 团鲴曼ｌ！止 Ｉ ｄ ¨’Ｊ量Ｊ １ｌ ・●●ｌｌｅ嘲＾ ．● Ｉ ｆ ５ｕ ．＿ｆ ． …Ｉ． 口５５ Ｒ ＣＥＳＴＣＬＫＩＨ ＬＲ蔓 ：团鹭 ： 竺！：竺 Ｉ ．！ ！！！！！ ｊ匮 。 ：：＿． 而｝ ｏ ２３ 一 ●● 丑 ｆＬｆｌＲＦ嘲翟掣ｗ圳ｗ ｗ哪删ｍ删巩ＲＲ Ⅱ５ ｎ一 ● 几 ＿ 口５ ＤＡＴＡ７ Ｃｈｅ ● －。 ～ 图４ Ⅱ５ ＲＥＳＴ一 —————一 ＝ —＝ —Ｊ＿。 ＿＿ 。 其中，ＣＬＫＩＮ为１０２４Ｈｚ基准时钟脉冲，当Ｕ５ ＣＯＭＰ宏单元ＲＥＳＴ输出为高电平时被允许输入Ｕ３ 图 一ＤＥＬＡＹ１２ＭＳ宏单元。当计数器计为１２时，Ｕ３ ＤＥＬＡＹ１２ＭＳ宏单元ＣＬＲＡＬＬ端产生一个高电平， ｊ ＿Ｊ 通过３２７６８Ｈｚ的脉冲锁存到Ｄ型寄存器中，Ｄ型寄存 器的输出端将会把所有计数器清零，使Ｕ５ ＣＯＭＰ 图３ 宏单元中比较器的输出端为“Ｏ”，从而结束复位。 ３・２计数定时电路 ４结束语 该电路是看门狗的核心电路，其功能由图１中的 目前，本人在所设计的产品中都采用了这种设计， Ｕ５一ＣＯＭＰ宏单元来完成，该宏单元由一个８位的 实践证明，通过ＣＰＬＤ器件来整合看门狗电路，将能 二进制计数器、一个８位的寄存器和一个８位的比较 有效地保证系统正常工作，同时减小单独放置看门狗 器组成。其中８位寄存器的初始值为０ＦＦＨ，也可通过 器件带来的设计风险和额外的费用。 ＡＤ—ＢＵＳ的８位数据口和ＷＲ—ＤＯＧ片选口进行 置数。当ｌ＇０２４Ｈｚ方波进入８位计数器进行计数时，比 参 考 文 献 较器同时会将计数器的计数值与寄存器相比较，一旦 １李华主编．ＭＣＳ一５１单片机实用接口技术．北京：北京航空 两者相等，比较器将产生一个ＲＥＳＴ高电平，禁止计 航天大学出版社，１９９２— ・３８・
