智能抢答器课程设计报告

淮海工学院 课程设计报告书

课程名称： 电子技术课程设计A 题 目： 智能抢答器 系 （院）： 电子工程学院 学 期： 专业班级： 姓 名： 学 号：

评语： 成绩： 签名： 日期： 课 程 设 计 报 告 书 专 用 纸

1 设计任务

智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参加竞赛者和观众的极大兴趣，并能在极短的时间内，使人们增加一些必要的知识。进行智力竞赛时一般分为若干组，各组回答主持人提出的问题，问题又分为必答及抢答两种，必答时有时间限制，到时要告警，回答问题正确与否，由主持人判定为是加分还是减分。成绩评定结果用电子装置显示。抢答时，要判定哪组抢得，并有声音及指示灯显示。

用TTL或CMOS集成电路设计智力竞赛逻辑控制电路，具体要求如下： (1)抢答组数为4组，输入抢答信号的电路应具有去抖动功能。

(2)判断选组电路应能迅速、准确地判出抢答者，同时能排除他组的信号，闭锁其它电路的输入，并对抢中者给以声光信号提示。

(3)计数显示电路。每组有三位十进制计分显示电路，能进行加、减分操作。 (4)定时及音响。必答时启动定时灯亮，以示开始，当时间到时要发声音，并熄灭指示灯。抢答时，最后抢得的一组灯亮，其余指示灯灭，同时也可以驱动组别数字显示。

(5)回答问题的时间可以调整，分别为10S、20S、50S或更长。 (6)主持人要有复位按钮，抢答和必答时要有手动控制。

2 设计要求

(1）画出总体设计框图，以说明各课题由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。

(2）设计各个功能模块的电路图、真值表（或状态转换图）并加上原理说明。 (3）有条件时选择合适的元器件，在面包上接线验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在充分电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。

(4)设计整个电路的电路图，加上原理说明。有条件时对整个电路的元器件和布线进行合理布局，并进行整体电路的接线调试。

第 1 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

3 总体框图设计

必答电路 命令必抢答开关 主持人 复位 命令 抢答电路 第一信号鉴别 倒计时 F2音频提示 倒计时 计分电路 组别显示指示灯提指示灯及F1音频提

自锁控制 图3.1 用单刀双掷开关作为抢必答开关控制必答和抢答电路的运行与停止。必答题为轮流答题模式，在必答电路中主持人按下按钮显示器显示的组别开始答题，倒计时开始计时，同时有指示灯亮示，倒计时归零后指示灯熄灭停止答题，并有声音提示，此时主持人可以根据回答问题的对错直接对该组进行加减分操作，然后主持人第二次按下按钮第二组回答问题，重复上述操作直至最后一组即可实现必答功能。抢答部分主持人有一个单刀单掷开关，合上开关开始抢答，断开开关复位清零，抢答无作用。当主持人合上开关后四组开始抢答，最先抢到的一组有指示灯亮及声音提示，组别由数码管显示，有人抢到后其余组再抢不起作用，电路在第一个人抢到时已经自锁，有人抢到后倒计时开始计时，在时间到零时有声音提示，并且指示灯灭掉，主持人判断回答的对错，对该组进行加减分操作，完成此操作后主持人断开开关复位清零，准备下轮抢答。

必答电路主要由74LS163四位二进制同步加法器组成，74LS163具有同步置数功能，可将其改为五进制计数器来实现轮流答题的功能。在必答电路中加入了译码器是为后面的指示灯提示电路做准备。

抢答电路由74LS175四D触发器的及一些组合逻辑电路使再抢答时只有在第一个人抢答时有脉冲信号，其他情况下没有脉冲来实现抢答电路的优先选择，记忆与封锁电路的功能。

倒计时电路主要由两片74LS190十进制同步可逆计数器组成，可以实现两位数的倒计时，并具有预置数的功能，可以设置倒计时间的长短。

计分电路主要由三片74LS192十进制双时钟同步可逆计数器及一些组合逻辑电路组成，三片计数器可以实现三位数的计分，组合逻辑电路来承担与抢必答

第 2 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

电路连接的任务，并具有将加减信号按照显示器显示的组别传递到对应组的计分器中的功能。

数码管显示电路与指示灯提示电路由必答、抢答电路共用，指示灯接在抢必答电路的输出端并与计时电路关联来实现指示灯提示功能。在数码管之前连接一个编码器是为了把每个事物用二进制代码并表示通过数码管显示出来。

声音提示电路中一个蜂鸣器接在抢答电路中来实现有人抢答到声音提示的功能。另一个蜂鸣器接在计时电路中具有在时间到零时发起报警。

4 功能模块设计

4.1 必答电路

必答电路主要功能是实现轮流答题。必答电路主要由74LS163芯片组成，74LS163是四位二进制同步加法器，首先介绍一下该芯片的逻辑功能，它的引脚图如4.1.1所示和功能表如4.1.2所示。

图4.1.1 74LS163管脚图

表4.1.2 74LS163功能表

输入 CP X ↑ X X ↑ CR’ LD’ 0 1 1 1 1 X 0 1 1 1 P X X 0 X 1 T X X X 0 1 D3 X d X X X D2 X b X X X D1 X c X X X D0 X a X X X Q3 0 d 输出 Q2 0 b Q1 0 c Q0 0 a 保持 保持(C=0) 计数 由此功能表看出当清零端CLR为低电平时清零，具有异步清零功能，当置数端load为低电平且有脉冲信号时，计数器将输入端的数置入到计数器中，具有同步置数的功能，当置数端load为高电平时计数器开始计数。根据置数端具有同步置数的功能，把该计数器改为五进制计数器，即轮流显示0~4，在显示4的

第 3 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

时候再给一个脉冲要使计数器置零，利用该计数器同步置数功能，4的二进制代码为0100，在Q2输出端接一个反相器连接到置数端load上就可以实现五进制计数。

在开始答题时数码管初始显示为零，当主持人按下按键时，给一个脉冲信号，计数器加1，数码管显示为1，一号开始答题，当轮到4号回答问题时，Q3Q2Q1Q0输出为0100，但该计数器为同步置数，只有在下一个脉冲到达时才会置零，所以在4号回答完问题后，再给一个脉冲才会置零，数码管变为零。电路图如下。

图4.1.3 必答电路

4.2 抢答电路

该电路完成两个功能：一是分辨出选手按键的先后，并锁存电平信号; 二是使其他选手的抢答信号处于无效状态。该电路主要由四D锁存器74LS175组成。首先介绍主要芯片的逻辑功能。74LS175是常用的四D锁存器，它的引脚图如图图4.2.1所示和功能表如图图4.2.2所示。

图4.2.2 74LS175功能表

输入 清零 CLR’ 0 1 1 时钟 CLK X ↑ ↑ 0 数据 D X 1 0 X Q 0 1 0 Q0 输出 Q’ 1 0 1 Q0’

图4.2.1 74LS175管脚图

1 由此功能表看出，当清零端为低电平时清零，在高电平时正常工作，可利用这一特性实现复位清零功能。要在有选手抢答后电路被封锁使其他选手的抢答信号处于无效状态，需要在将每个D触发器输出端Q’用四输入与门连接起来，输

第 4 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

出再与脉冲信号相与然后接到脉冲输入端CLK。在主持人没有闭合复位开关时，抢答按钮不起作用，在主持人闭合开关后，抢答开始，输出端初始状态为Q=0，Q’=1，四输入与非门输出也为高电平，抢答时脉冲信号不被封锁，当有人抢答时，D触发器有一个输出端Q’=0，所以四输入与非门输出变为低电平，脉冲信号被封锁，使其他人的抢答信号无效。脉冲信号由抢答时产生。当回答完问题后，主持人打开开关复位，为下一轮抢答做准备。电路图如下，其中显示电路后面详细描述。

图4.2.3 抢答电路

4.3 计时电路

计时电路的功能主要是具有倒计时功能，限制回答问题的时间，并且该计时电路还具有时间可调功能。该电路主要由两片74LS190十进制同步可逆计数器组成，其管脚图如图图4.3.1所示和功能表如图表4.3.2所示。

图4.3.1 74LS190管脚图

第 5 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

表4.3.2 74LS190功能表

CLK X X ↑ ↑ CTEN’ 1 X 0 0 LD’ 1 0 1 1 U’/D X X 0 1 保持状态 保持 预置数 加法计数 减法指数 有功能表可以看出，当U’/D端为高电平时具有减法计数功能，并且该计数器具有异步置数功能，可以用来设定初始时间。两片74LS190芯片可以实现两位数的计数功能，只需要将低位的进位输出端RCO’连接到高位的脉冲输入端，低位脉冲输入端接脉冲信号。两片芯片输入端接拨码盘，拨码盘另一端接高电平，来实现时间可调功能。置数端与必答电路和抢答电路连接，实现回答问题时计数的功能。为了使计时电路计时到零时停止计数，将各个输出端用或门连接再与非门和脉冲信号连接，输出端连接到低位74LS190芯片CLK 止。电路图如4.3.3所示。

上。当必答电路中

主持人按下按键后倒计或抢答电路中有人抢答到时倒计时开始，计时到零自动停

图4.3.3 计时电路

4.4 计分电路

计分电路主要功能是在各组回答完问题后，主持人判断对错，将加减分加减到相应计分器上。该电路主要由三片74LS192芯片组成，74LS192是十进制双时钟同步可逆计数器，下图为其管脚图如图4.1.1所示和功能表如表4.1.2所示。

第 6 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

图4.4.1 74LS192管脚图 表4.4.2 74LS192功能表 输入 CR 1 0 0 0 LD’ X 0 1 1 CPU X X ↑ 1 CPD X X 1 ↑ D3 X a X X D2 X b X X D2 X c X X D1 X D X X Q3 0 a Q2 0 b 输出 Q1 0 c Q0 0 D 加计数 减计数 有功能表看出74LS192芯片具有清零端，具有异步清零功能，当置数端为低电平时置数，高电平时计数。该芯片为双时钟计数器，在UP端为高电平，DOWN端为脉冲上升沿时加法计数，反之减法计数。由于该芯片两个时钟端只有其中一个为高电平，一个为上升沿才能实现计数，将两个时钟端都接高电平，按下按键弹回时会产生一个上升沿，另一个时钟端为高电平，实现计数功能。将三片74LS192芯片相对低位的进位借位输出端连接到对应高位的时钟输入端，再将最低位的时钟与按键连接，由按键提供上升沿和高电平实现加减计数，再根据此原理做出其他三组。

要实现两个按键开关就可以完成对四组得分的加减就得与前面的抢必答电路相连接。当有人回答问题时抢必答电路四个输出端中只有一个是高电平，可以根据这个特点，从每个抢必答电路输出端接出四条线路再分别和按键输出端用与门连接，与门输出接到相应的加减时钟端，这样就可以把加减信号送到相应组别的计分器上。虽然实现将加减信号送到相应的计分器上，但由于前面讲到的计数器方式的特殊性，在没有按下按键时各个与门有一个输入端是高电平，在抢答或轮流答题时，其四个输出中会产生一个高电平，这个高电平会使对应的与门导通，使其计数。例如在没有加减分时，一号抢答，这个高电平就会使接在一号时钟端的与非门导通，产生计分。为了解决这个问题，将抢必答的四个输出端经过如电路图所示的电路再连接到对应的组的输出端上。这部分电路功能是只有当加减其中一个按键按下时，抢必答四个输出端中的高电平信号才会到达计数器。将各个组的清零端通过上述电路接出来可以实现单个组别的计数器清零功能。将四组置

第 7 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

数端连接在一起接开关，可以实现四组计数器的一键清零。电路图如图4.4.3所示。

图4.4.3 计分电路

4.5 提示电路

4.5.1 组别显示与指示灯提示电路

指示灯提示与组别显示电路是必答电路与抢答电路共用的，其功能主要是用数码管显示回答问题的组别，在某组抢答到时灯亮提示，或在必达时提示灯亮的组回答问题，在倒计时为零时指示灯熄灭，禁止再回答问题。指示灯电路组要由74HC38编码器，74HC148译码器组成，首先介绍两个芯片的逻辑功能，74HC138管脚图如图4.5.1.1所示，功能表如表4.5.1.2所示，74HC148管脚图如图4.5.1.3.所示，功能表如表4.5.1.4所示。

图4.5.1.1 74HC138管脚图

图4.5.1.3 74HC148管脚图

第 8 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

表4.5.1.2 74HC138功能表

输入 G1 X 0 1 1 1 1 1 1 1 1

表4.5.1.4 74LS148功能表 输入 EI Y0’ Y1’ Y2’ Y3’ Y4’ Y5’ Y6’ Y7’ 1 0 0 0 0 0 0 0 0 0 X 1 X X X X X X X 0 X 1 X X X X X X 0 1 X 1 X X X X X 0 1 1 X 1 X X X X 0 1 1 1 X 1 X X X 0 1 1 1 1 X 1 X X 0 1 1 1 1 1 X 1 X 0 1 1 1 1 1 1 X 1 0 1 1 1 1 1 1 1 A2 1 1 0 0 0 0 1 1 1 1 A1 1 1 0 0 1 1 0 0 1 1 输出 A0 1 1 0 1 0 1 0 1 0 1 GS 1 1 0 0 0 0 0 0 0 0 EO 1 0 1 1 1 1 1 1 1 1 G2A+G2B 1 X 0 0 0 0 0 0 0 0 C X X 0 0 0 0 1 1 1 1 B X X 0 0 1 1 0 0 1 1 A X X 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 输出 Y0’ Y1’ Y2’ Y3’ Y4’ Y5’ Y6’ Y7’ 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 由功能表看出74LS138译码器能够把二进制代码译成每个事物的的两种状态，可将译码器ABC端接在必答电路中计数器的QAQBQC上，再将译码器输出端Y1Y2Y3Y4分别接到1、2、3、4号指示灯上，抢答电路则直接接到相应的指示灯上即可，就可以实现回答问题时灯亮提示的功能。为使灯在计数为零时熄灭掉，需要将接入指示灯的一端分别与计时电路中八个输出端相或后的输出端用与门连接再接到指示灯上，这样就可以实现计时为零时指示灯熄灭的效果。从必答电路译码器出来的四个输出端与抢答电路的四个输出端都每端接入一个二极管再接到一起，使抢答电路与必答电路不互相干扰。

数码管显示是将1、2、3、4的四个输出端再接入优先编码器的D6D5D4D3上，把每个事物的两种状态编位二进制代码输出，再连接到数码管上显示出来。为了使数码管的初始显示为零，再将1、2、3、4号输出端经过四输入或门连接到D7端。电路图如图4.5.1.5所示。

第 9 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

图4.5.1.5 显示电路电路图

4.5.2 声音提示电路

主要功能是在有人抢答到时给出提示，在倒计时为零时给出警告。该电路主要用到两个蜂鸣器。将其中一个蜂鸣器连接到四D触发器的脉冲输入CLK端就可以实现该提示。将另一个蜂鸣器接到计时电路中计数器八个输出或非后的输出端就可以使实现计时到零报警的功能。

4.6 秒脉冲电路

本电路利用555定时器组成的秒信号发生器，555定时器可构成方波振荡器、

单稳态触发器和施密特触发器。该电路的输出脉冲周期为T=(R1+2R2)*C*㏑2。图4.6.1和表4.6.2为555定时器管脚图和功能表。电路图如图4.6.3所示，秒脉冲波形图如图4.6.4所示。

第 10 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

图4.6.1 555定时器管脚图

表4.6.2 555定时器功能表

输入 清零端R 1 1 高触发端TH × >2VCC 3输出 低触发端TR × >1VCC 3<1VCC 3>1VCC 3OUT(Q*) 0 0 放电管VT 导通 导通 功能 直接清零 置0 1 <2VCC 31 截止 置1 1 <2VCC 3不变Q 不变 保持 选用C=10uf；计算两个电阻值为R1=47K；R2=47K。

图4.6.3秒脉冲电路

第 11 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

图4.6.4 秒脉冲波形图

4.7 电源电路

（1）利用变压器将220V的电压转换成5V左右的交流电压 （2）利用桥式整流电路将交流电转换成直流电

（3）用4V稳压管将放大器两个输入端的电压基本稳定在4V

（4）由放大器的两个输入端的虚短和虚断特性，可知R5上面的电压等于稳压管上面的电压且R4与R5上面的电流相等。所以稳定输出电压U=4*（1+R6/R5）=5V。

图4.7.1 电源电路图

第 12 页 共 16 页

5 总电路图设计

000000000000 000000000000 000000 00000000000000000000000000000 加分000 000000000000000000课 程 设 计 报 告 书 专 用 纸

00减分0

000000000 0 0 000000 00000 000000000000 000 000000000000000000000 0000000000 0 0 清零 0 000000 0一键清零

第 13 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

6 元器件清单

7 总结

这次课程设计收获颇大，首先我学会了multisim的使用，可以用multisim进行一些电路仿真。在抢答器设计之前觉得会很难，尤其是在刚开始的时候，根本不知道从何入手，后来查找一些资料后才有了些思路，开始对对电路进行一部分一部分设计，在将每个部分设计完成之后，最难的还是将各个部分连接在一起，再考虑到操作的方便性，更是难上加难。其中计分电路可以单独分离出来用，但是单独用的话四组就会用到十几个开关实在是太过复杂，为了操作简单，我思考着将计分电路与抢必答电路连接起来，在连接过程中如何准确的将加减信号送到相应的组，并没有错误，我思考了好几天，也换了好几个芯片，后来终于想出了个解决方案，完成连接后真的特别高兴，看到这个自己花了两星期做出来的巨作，很兴奋。

在这个设计过程中我更是深入了解了各个芯片的功能，以及他们之间的区别，对数电的知识做到了贯通，当然在用到一些不熟悉的知识时，顿时感到知识的重要性，好好学习的重要性。学习知识最重要的是学以致用，而学以致用也是比较难的过程，因为理论和实践还是有很大差距的，这次课设也帮我提高了将理论转

第 14 页 共 16 页

课 程 设 计 报 告 书 专 用 纸

化为实践的能力，做完之后会感到自己的能力有了很大提高，并且也提高了自己的解决问题能力，为以后的学习和工作都提供了极大的帮助，明白了未来学习的方向，大概了解了这个专业以后可能有的工作。这次最重要的收获还是使自己明白理论与实践的差距，使自己对未来不再迷茫，获得了如何解决问题的能力。

8 参考资料

[1] 彭介华.电子技术课程设计指导.北京：高等教育出版社，1997 [2] 李振声.实验电子技术.北京：国防工业出版社，2001

[3] 卢结成.高世忻编.电子电路实验及应用课题设计.合肥：中国科学技术大学出版社，2002

[4] 李士雄.数字集成电子技术教程.北京：高等教育出版社，2003 [5] 欧阳星明.数字系统逻辑设计.北京：电子工业出版社，2004 [6] 阎石.数字电路基础.北京：高等教育出版社，2006

第 15 页 共 16 页