计算机组成原理复习大纲

计算机组成原理复习大纲

第一章计算机系统概论（10）

1. 计算机的性能指标

吞吐量：表征一台计算机在某一时间间隔内能处理的信息量。

响应时间：表片从输入有效到系统产生响应之间的时间度量。

利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。

处理机字长：处理机运算器中一次所能完成二进数运算的位数。

总线宽度：一般指CPU中运算器与存储器进行互连的二进制数位数。

存储器容量：存储器中所有存储单元的总数目，主要以KB.MB.GB.TB来表示。

存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用字节数表示。

主频/时钟频率：CUP工作节拍受到主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU主频。MHz，GHz 。倒数叫时钟周期。

CPU执行时间：执行一般程序所占用的CPU时间。

CPI：每条指令周期数，即执行一条指令所需的平均时钟周期数。

MIPS：每秒百万指令数，即单位时间内执行的指令数。

MFLOPS：每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。

2．存诸器

外存储器：存储容量大的磁盘存储器和光盘存储器。内存储器：半导体存储器，简称内存。

3．控制器

指令的形式（操作码和地址码）[第四章]

存储程序：把解题的程序（指令序列）放到存储器称为存储程序。

程序控制：依据存储程序控制全机协调来完成计算机任务。

早期运算器和控制器合称CPU，目前把存储器也放入CPU中，称为中央处理机。

4．系统程序：各种服务性程序、语言程序、操作系统、数据库管理系统。应用程序是针对某一应用课题领域开发的软件。 手编程序－汇编语言－算法语言(用算法语言编写的程序称为源程序) 编译系统(编绎程序和运行系统) 解释系统

5．计算机系统多级层次：徽程序设计级或逻辑电路级（直接由硬件执行） 一般机器级（微程序） 操作系统级（操作系统） 汇编语言级（汇编程序） 高级语言级（编译程序）每一级向上都能进行程序设计，且得到下面各级的支持，保证产生一个良好的系统结构。

专用机和通用机 通用机 超级计算机、大型机、服务器、工作站、微型机算机、单片机

第二章 运算方法和运算器（20-30）

1数据格式：定点数（小数点位置不同，按定点数有纯整数和纯小数两种表示方法）

浮点数（按IEEE54标准，一个浮点数由符号位S、阶码F、尾数M三个域组成。其中阶码E的值等于指数的真值 e加上一个固定偏移值）

2为了使计算机能直接处理十进制形式的数据，两种表示形式：字符串形式（非数值计算的应用领域） 压缩的十进制数串形式（一个字节放两个十进制的数位 算术运算）

3数的机器码表示的四种方式：

原码表示法 反码 补码 移码（用于表示浮点数阶码完成比较指数大小和对阶）

正数原码反码补码一致 符号位固定为0

负数的反码为除符号位的每一位取反，反码数值最低位加1得到补码

4字符与字符串的表示方法：国际上采用的是七单位的ASCII码（美国国家信息交换标准字符码）用于处理非数值领域的问题

5校验码：奇校验码偶校验码（如没有提示一般取最高位）校验码是取0还是取1要看数据中1的个数。奇校验码时1个数为奇取0 反之取1；偶反之。

6溢出的判断：双符号法（两位符号位若出现01或10则为正溢或负溢）或单符号法（当最高有效位产生进位而符号位无进位时产生正溢出，当最高有效位无进位而符号位有进位时产生负溢出）

7 ALU 多功能算术/逻辑运算单元

8内部总线：CPU内各部件的连线 外部总线则是指系统总线：CPU与存储器、I/O系统之间的连线（CPU同计算机系统的其他高速功能部件的连线）

9定点运算器的基本结构 （ALU 阵列乘除器 寄存器 多路开关 三态缓冲器 数据总线等逻辑部件） 单总线结构运算器（速度慢 控制简单） 双总线结构（多了一个缓冲寄存器 速度较快 控制复杂） 多总线结构（总线旁路器 速度快 控制复杂）

10浮点数运算的几个步骤 0操作数检查、比较阶码并完成对阶、尾数求和运算、结果规格化、舍入处理、溢出处理

11流水线原理（计算题 加速比（P60））（实现时间并行性一种非常经济的方法）

线性流水线的时钟周期Tc的定义为（子任务完成任务所需时间的最大值加上缓冲寄存器的延时）故流水线处理的频率为 f（1/Tc）

从理论上说，一个具有k级过程段的流水线处理n个任务需要的时钟周期数为Tk=k+(n-1) 其中k个时钟周期用于处理第一个任务。k个周期后，流水线被装满，剩余n-1个任务只需n-1个周期就完成了。如果用非流水线件来处理这n个任务，时间上只能串行，则所需时间周期数为Tl=n*k 我们将Tl和Tk的比值定义为k级线性流水线的加速

比

第三章 内部存储器（30）

随机读写存储器SRAM、DRAM；只读存储器E2PROM、闪速存储器；并行存储器；cache存储器

1存储器的分级 对存储器的要求是容量大、速度快、成本低。为了解决了这三方面的矛盾，计算机采用多级存储体系结构，即高速缓冲寄存器（简称cache）、主存和外存。

CPU能直接方式访问内存（cache、主存），但不能直接访问外存。

主存储器（简称主存）是计算机的主存储器，用来存放计算机运行期间的大量程序和数据，它能和cache交换数据和指令。主存储器由MOS半导体存储器组成。

外存储器（简称外存）是大容量辅助器，存放系统程序和大型数据文件及数据库。

2主存储器的技术指标

存储容量：一个存储器中可以容纳的存储单元总数。常用字数或字节数（B）来表示一个字节是8个二进制位 KB MB GB TB 存储容量反映了存储空间的大小

存取时间：又称存储器访问时间，是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。

存储周期：连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时

间，时间单位是ns。

存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒作度量单位 带宽是衡量数据传输速率的重要技术指标。

存取时间、存储周期、存储器带宽三个概念反映了主存的速度指标。

3存储器容量的扩充（计算题（P73）（P101 1/2/3/4））

字长位数的扩展 字存储容量扩展

4 cache:一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要技术，并且发展为多级cache体系，指令cache数据cache分设体系。要求cache的命中率接近于1.

Cache的命中率（计算题（P94）） 在一个程序的执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的时间，h定义为命中率，则有h＝Nc/(Nc+Nm)。若Tc表示命中时cache的访问时间，Tm表示f未命中时主存的访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间Ta＝hTc+(1-h)Tm 设r＝Tc/Ta表示主存慢于cache

的

倍

率

，

e

表

示

访

问

效

率

，

则

有

e=Tc/Ta=Tc/(hTc+(1-h)Tm)=1/(h+(1-h)r)=1/(r+(1-r)h)

命中率h与程序的行为、cache的容量、组织方式、块的大小有关

5主存与cache的地址映射有全相联、直接、组相联三种方式。组相联方式是前二都折衷方式，其中组相联方式因为其灵活性、命中率等得到普遍采用。

6替换策略

最不经常使用（LFU）算法 将一段时间内被访问次数最少的行换出 新行建立后从0开始计数，每访问一次，被访行的计数器加1，当要替换时，对计数器进行比较将计数值最小的换出，同时将这些计数器都清0

近期最少使用（LRU）算法 将近期长久未被访问过的行换出，每行也设置一个计数器，但它们是cache每命中一次，命中行计数器清零，其他各行计数器增1，当需要替换时，比较各特定行的计数值，将计数值最大的行换出，符合cache工作原理，因而使cache有较高的中率。

随机替换 不要算法 硬件上易于实现，速度较快 缺点是随意换出的数据可能马上要用，从而降低了命中率和cache的工作效率，但这个不足随着cache容量的增大而减少

7广泛使用的SRAM和DRAM都是半导体随机读写存储器，前者速度比后者快，但是集成度不如后者高。二者的优点是体积小，可靠性高，价格低廉，缺点是后不能保存信息。

只读存储器和闪速存储器正好弥补了SRAM和DRAM 的缺点，即使断电也能保存原先写入的数据。特点是闪速存储器能提供高性能、低功率、高可靠性以及移动性，是一种全新的存储器体系结构。

8双端口存储器和多模块交叉存储器属于并行存储器结构。前者采用空间并行，后者时间并行。在科研和工程中大量使用。

第四章 指令系统（10）

1 早期指令系统多达几百条的早期计算机称为复杂指令系统计算机（CISC），后提出了便于VLSI实现的精简指令系统计算机（RISC），RISC的特点是指令条数少；指令长度固定，指令格式和寻址方式种类少；只有取数/存数指令访问存储器，其余指令的操作均是在寄存器之间进行。

2对指令系统性能的要求（四性）

完备性 有效性 规整性 兼容性

3指令格式（操作字段和地址码字段）

根据一条指令中有几个操作数地址，可将该指令称为几操作数指令或几地址指令。在二地址指令格式中，从操作数物理位置上来说，又可归结为三种类型 存储器－存储器（SS）型指令 寄存器－寄存器（R-R）型指令 寄存器－储存器（RS）型指令（既要访问内存单元 又要访问寄存器）

一个指令字中包含二进制代码的位数，称为指令字长度 而机器字长是指计算机能直接处理的二进制数的位数，它决定了计算机的运算精度（通常与主存字长一致） 指令长度等于机器字长度的指令称为单字长指令故指令又可按长度分为单字长指令，半字长指令，双字长指令

4指令和数据的寻址方式 （P112）

指令寻址：顺序寻址方式和跳跃寻址方式

操作数基本寻址方式（判断是哪种寻址方式） 隐含寻址、立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、偏移寻址、段寻址、堆栈寻址

5不同的机器有不同的指令系统，一个较完善的指令系统应当包含数据传送指令、算术运算类型指令、程序控制指令、I/O类指令、字符串类指令、系统控制类指令。

第五章 中央处理机（30）

1CPU的四个功能

指令控制 操作控制 时间控制 数据加工

2CPU的基本组成（控制器/运算器/cache）

CPU中的主要寄存器（能够判断属于哪种寄存器） 数据缓冲寄存器（DR） 指令寄存器（IR） 程序计数器（PC） 数据地址寄存器（AR） 通用寄存器（R0~R3） 状态字寄存器（PSW）

4操作控制器和时序产生器

数据通路：各寄存器之间传送信息的通路。

操作控制器：根据指令操作码和时序信号，产生各种操作控制信号，以便正确地选择数据通路，把有关数据打入到一个寄存器，从而完成取指令和执行指令的控制。根据设计方法的不同，操作控制器可分为时序逻辑型（硬布线控制器）和存储逻辑型（微程序控制器）

5指令周期 ：CPU从存储器取出一条指令并执行这条指令的时间和称为指令周期。时序信号产生器提供CPU周期（也称机器周期）所城的时序信号。操作控制器利用这些时序信号进行定时，有条不紊地取出一条指令并执行这条指令。

6微程序控制原理

微程序控制的基本思想：依照通常的程序的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里，当机器运行时，一条又一条地读出这些微程序指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。

掌握微操作的相容性和相斥性，会进行判断（P145）

微程序控制原理框图（三大部分P147） 控制存储器 微指令寄存器 地址转移逻辑

微程序设计技术（微指令编码和微地址形成方法）

微指令编码：直接表示法、编码表示法、混合表示法

微地址形成成方法：计数器方式、多路转移方式

微程序控制信号的产生（学习控制信号的四步P157）

7流水CPU 并行处理技术 流水线分类

并行性有着两种含义：一是同时性，两个以上事件在同一时刻发生。二是并发性，指两个以上事件在同一时间间隔内发生。 并行处理技术主要时间并行 空间并行 时间并行

+空间并行三种形式

流水线分类：指令流水线 算术流水线 处理机流水线

流水线中的主要问题：资源相关 数据相关 控制相关（掌握并会判断属于哪种数据相关）

（P165 例4 P183 16

）