论 著Ｉ Ｔｈｅｓｉｓ ・研究与设计・ 一种基于ＦＰＧＡ控制的多路并行数据采集设计方法 马 航，季振宇，史学涛，尤富生，付峰，刘锐岗，董秀珍 ［摘要】 目的：为生物电阻抗成像设备设计出一个高精度、高速率，并能进行同步采集的多路信号采集模块。方法：通 过在ＦＰＧＡ上定制一个Ｎｉｏｓ ＩＩ软核来作为系统的微控制器，然后通过对ＦＰＧＡ编程实现对多路Ａ，Ｄ并行采集的时序 控制，最后通过ＵＡＲＴ总线实现采集板与上位机之间的数据传输。结果：该系统成功地实现了对４路Ａ／Ｄ转换器的并 行控制，并实现了在１００ Ｈｚ～１Ｏ０ ｋＨｚ激励下对６４路信号进行同步采集及初步的处理。结论：该设计方案达到了研究 目的，能够满足ＥＩＳ成像系统的数据采集需求。 【关键词】ＦＰＧＡ；ＮｉｏｓＩＩ软核；多路并行；数据采集 【中国图书资料分类号】Ｒ３１８；ＴＰ２７４．２［文献标志码】Ａ［文章编号】 １００３—８８６８（２０１４）０２—０００１—０４ ＤＣ）ｌ：１０．７６８７／Ｊ．ＩＳＳＮ１００３—８８６８．２０１４．０２．００ ｌ Ｄｅｓｉｇｎ Ｍｅｔｈｏｄ ｆ０ｒ Ｍｕｌｔｉ－ｃｈａｎｎｅｌ Ｐａｒａｌｌｅｌ Ｄａｔａ Ａｃｑｕｉｓｉｔｉｏｎ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＦＰＧＡ ＭＡ Ｈａｎｇ，Ｊ１ Ｚｈｅｎ—ｙｕ，ＳＨＩ Ｘｕｅ—ｔａｏ，ＹＯＵ Ｆｕ—ｓｈｅｎｇ，ＦＵ Ｆｅｎｇ，ＬＩＵ Ｒｕｉ—ｇａｎｇ，ＤＯＮＧ Ｘｉｕ—ｚｈｅｎ ｆＳｃｈｏｏｌ ｏｆ Ｂｉｏｍｅｄｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ．ｔｈｅ Ｆｏｕｒｔｈ Ｍｉｌｉｔａｒｙ Ｍｅｄｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ，ＸＶａｎ ７１００３２，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ ０ｂｊｅｏｔｉｖｅ Ｔｏ ｄｅｓｉｇｎ ａ ｍｕｌｔｉ—ｃｈａｎｎｅｌ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｍｏｄｕｌｅ ｗｉｔｈ ｈｉｇｈ ｑｕａｌｉｔｙ ａｎｄ ｈｉｇｈ ｓｐｅｅｄ，ｗｈｉｃｈ ｃａｎ ａｃｈｉｅｖｅ ｓｙｎｃｈｒｏｎｏｕｓ ａｃｑｕｉｓｉｔｉｏｎ ｆｏｒ ｂｉｏｅｌｅｃｔｒｉｃａｌ ｉｍｐｅｄａｎｃｅ ｉｍａｇｉｎｇ ｅｑｕｉｐｍｅｎｔ．Ｍｃ￣ｌａｏｄｓ Ａ Ｎｉｏｓ ＩＩ ｓｏｆｔ—ｃｏｒｅ ＣＰＵ ｗａｓ ｃｕｓｔｏｍｉｚｅｄ ａｓ ｔｈｅ ｍｉｃｒｏ—ｃｏｎｔｒｏｌｌｅｒ ｏｆ ｔｈｅ ｓｙｓｔｅｍ ｂｙ ＦＰＧＡ．ｔｈｅｎ ＦＰＧＡ ｗａｓ ｃｏｄｅｄ ｔｏ ａｃｈｉｅｖｅ ｔｈｅ ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｏｆ ｍｕｌｔｉ— ｃｈａｎｎｅｌ Ａ／Ｄ．Ｆｉｎａｌｌｙ．ＵＡＲＴ ｗａｓ ｕｓｅｄ ｔｏ ａｃｈｉｅｖｅ ｔｈｅ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｂｅｔｗｅｅｎ ｓｉｇｎａｌ ａｃｑｕｉｓｉｔｉｏｎ ｂｏａｒｄ ａｎｄ ｕｐｐｅｒ ｃｏｍｐｕｔｅｒ．Ｒ艏ｕｌ旭Ｔｈｅ ｓｙｓｔｅｍ ａｃｔｕａｌｉｚｅｄ ｐａｒａｌｌｅｌ ｃｏｎｔｒｏｌ ｏｆ ４一ｃｈａｎｎｅｌ Ａ／Ｄ ｃｏｎｖｅｒｔｏｒｓ ａｎｄ ｔｈｅ ｃｏｌｌｅｃｔｉｏｎ ａｎｄ ｐｒｏｃｅｓｓｉｎｇ ｏｆ ６４一ｃｈａｎｎｅｌ ｓｉｎｇａｌｓ ｗｈｅｎ ｔｈｅ ｅｘｃｉｔａｔｉｏｎ ＳＯＵｒｏｅ Ｓ￣ｅｑｕｅｎｅｙ ｗａｓ ｂｅｔｗｅｅｎ ｌｏ０ Ｈｚ ａｎｄ １００ ｋＨｚ．Ｃ明ｄｌｌ母ｉＩｍ Ｔｈｅ ｄｅｓｉｇｎ ｃａｎ ｍｅｅｔ ｔｈｅ ｄｅｍａｎｄ ｏｆ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｉｎ ＥＩＳ・．【Ｃｈｉｎｅｓｅ Ｍｅｄｉｃａｌ Ｅｑｕｉｐｍｅｎｔ Ｊｏｕｒｎａｌ，２０１ ４，３５（２）：１—３，７】 Ｋｅｙ ｗｏｒｄｓ ＦＰＧＡ；Ｎｉｏｓ ＩＩ ｓｏｆｔ—ｃｏｒｅ；ｐａｒａｌｌｅｌ ｍｕｌｔｉ—ｃｈａｎｎｅｌ；ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ０ 引言 用ＦＰＧＡ作为系统的主控芯片，是因为它相比传统 生物电阻抗成像是继形态、结构成像之后的新 的采集控制器（如单片机、ＤＳＰ芯片）具有时钟频率 一代更为有效的无损伤功能成像技术，是医学成像 高、内部延时小、速度快、效率高、Ｉ／Ｏ引脚丰富和功 技术的一个新方向ｆ】＿２］。其中，多路信号采集是生物电 耗低的特点 。 阻抗成像技术的关键环节。由成像原理可知，多路信 １ 系统的总体设计 号采集模块应该满足同步陛、高精度和高速率的采 １．１ 总体分析 集要求。特别是在电阻抗扫描（ｅｌｅｃｔｒｉｃａｌ ｉｍｐｅｄａｎｃｅ 本研究是针对ＥＩＳ乳腺成像设备数据采集系统 ｓｃａｎｎｉｎｇ，ＥＩＳ）中，要实现６４路（甚至更多路）信号的 的探索『生研究。根据其具体的成像需要，该采集系统 采集 而且，采集信号的规模有逐渐增大的趋势，这 要实现以下功能：接受上位机指令，产生一个频率可 就对多路信号采集模块的效率、性能提出了更高的 控的基准同步时间信号；然后根据该同步时间信号 要求 ，目前的多路信号采集模块采用“ＭＣＵ＋ＦＰＧＡ” 来控制产生一个频率在１００ Ｈｚ～１００ ｋＨｚ之间的模 架构，实现了对６４路信号的串行采集【３１。但是这种设 拟正弦激励信号；最后再对６４路的响应信号进行每 计存：荏一些问题，例如采集速率难以满足未来的需 周期１２８点的同步测量，并将得到的数据实时上传 求，：并且需要对采集结果进行校正后：才能实现同步 给上位机进行后续分析、处理。 性的采集。 该设备的一次检测过程中需要对６４路信号在 针对以上问题，研究了一种基于ＦＰＧＡ控制的 多个激励频率下进行测量，因此，该设备的数据采集 多路并行数据采集设计方案。该方案通过在ＦＰＧＡ 具有数据量大、实时性要求高、精度要求高等特点。 上定制一个Ｎｉｏｓ ＩＩ软核来代替原有的ＭＣＵ，并且实 为了使设备适应临床应用，该采集系统必须具备高 现了控制４路Ａ／Ｄ转换器进行并行采集。该方案选 速、高精度的特点。因此，需要采用并行的数据采集 基金项目：国家自然科学基金青年项目（８１１０１１６７）：陕西省科技计划项目 方式，选用高精度的Ａ／Ｄ转换器，并进行精密的时序 （２０１２ＫＪＸＸ一２２）；国家科技支撑项目（２０１２ＢＡ１１９Ｂ０１） 作者简介：马航（１９９１一），男，硕士研究生，主要研究方向为电阻抗扫描 控制。 成像．Ｅ—ｍａｉｌ：ｍａｈａｎｇｂｍｅ＠１６３．ｃｏｒｎ １－２系统结构 作者单位：７１００３２西安．第四军医大学生物医学工程学院（马航，季振 一宇，史学涛，尤富生，付峰，刘锐岗，董秀珍） 般的数据采集系统主要由微控制器、采集硬 通讯作者：尤富生，Ｅ—ｍａｉｌ：ｆｕｓｈｅｎｇｙｏｕ＠ｆｍｍｕ．ｅｄｕ．ｃｎ 件电路、通信接口和上位机等部分组成。本研究中采 ・医疗卫生装备・２０１４年２月第３５卷第２期 Ｃｈｉｎｅｓｅ Ｍｅｄｉｃａｌ Ｅｑｕｉｐｍｅｎｔ Ｊｏｕｒｎａｌ・Ｖｏ１．３５・Ｎｏ．２・Ｆｅｂｒｕａｒｙ・２０１４ ・２・ Ｔｈｅｓｉｓ ｌ论 著 用Ａｌｔｅｒａ公司的ＦＰＧＡ芯片作为系统的主控芯片， 个ＲＯＭ中。然后将基准同步时间信号作为ＲＯＭ的 通过在其上面定制一个Ｎｉｏｓ ＩＩ软核来作为系统的 读取和Ｄ／Ａ转换器的转换时序，并将读取的数据依 微控制器；然后采用硬件描述语言对ＦＰＧＡ芯片编 次传人Ｄ／Ａ转换器进行模数转换，以此得到模拟正 程，并实现对硬件电路的具体时序控制。系统的结构 弦激励信号。工作时，通过控制基准同步时间信号的 如图１所示。 频率来实现对激励信号频率的控制。其工作原理如 Ｊ Ｎ＇０ｓ１ Ｉ软核ＣＰＵ ＦＰＧＡ ；。：：一 从制模块 图２所示 通信接口 上位机 Ｏ ｌ ２ Ｉ时序控 ＼门／ 基准同步 时刻信号源 图１ 系统的结构框图 ’ 该设计的优点是：（１）ＦＰＧＡ芯片代替了常用的 微控制器ＡＲＭ等芯片，从而大大提高了系统的集成 模拟信号 图２激励源的７－作原理图 度，并降低了设计成本。（２）可将系统划分为底层硬 本设计选用串行可编程时钟源ＩＣＳ３０７—０１芯 件电路模块、通信接口模块和上位机主控程序模块 并利用一个１０ ＭＨｚ晶振为其提供基准输入时钟 ３个部分。其中，通信接口模块采用ＵＡＲＴ（异步串行 片，信号。工作时，需要对该芯片进行ＳＰＩ编程来得到相 通信）接口。 ２底层硬件电路的设计 应的输出时钟信号。以产生１０ ｋＨｚ的激励信号为 结合系统的具体功能，该模块又可分为Ｎｉｏｓ ＩＩ 例，由上述原理可知，需要一个１Ｏ．２４ ＭＨｚ的ＲＯＭ 软核ＣＰＵ的设计、基准同步时问信号源的设计和多 读取时序和Ｄ／Ａ转换时序。根据ＩＣＳ３０７一叭芯片的 路Ａ／Ｄ采集模块的设计３个部分。其中，基准同步时 数据手册可以得知，需要对该芯片依次串行输入 间信号源的设计中通过控制一个串行可编程时钟源 ２４ ｂｉｔ的二进制数００１０００００ ００１１１１００ ０００１０１１１，图 来产生频率可控的基准同步时钟信号，并利用该基 ３是ＳＰＩ编程仿真时序。准时间信号来控制Ｄ／Ａ转换器产生一个模拟正弦激 ｐｔｃ—ｄａｔａ 厂＿］厂—］ ．厂ｌ厂—一 励信号。最后，由该基准同步时间信号控制，采用１６ ｐｔｃ—ｓｃｌｋ ｎｎ『１『１ｎ ｎ几『１几『１ｎｎ『１『１ｎ几ｎｎｎｎ『１ｎ． 选１模拟多路开关控制４路Ａ／Ｄ通道的方式实现对 ｐｔｃ＿ｓｈｄｎ ６４路信号的并行同步的测量。 ｎ ２．１ Ｎｉｏｓ ＩＩ软核ＣＰＵ的设计 Ｎｉｏｓ １１软核作为采集系统的微控制器，应该具 有以下功能：（１）能够接收上位机的指令，分析并及 图３ ＩＣＳ３０７－０１芯片输出为１０．２４ ＭＨｚ时的ＳＰＩ编程仿真时序 该系统中选用的Ｄ／Ａ转换器是ＡＤ９７７７芯片， 时响应，然后实现对电路板的采集启动／停止过程的 它具有１４位的转换精度，最大转换速率是１２５ Ｍｓｐｓ， 控制。（２）实现对串行可编程时钟源的ＳＰＩ编程，并 能够满足系统的性能要求。将得到的１０．２４ ＭＨｚ输 Ａ转换器的转换 控制基准同步时间信号的频率切换。（３）及时响应ＦＰＧＡ 出时钟作为ＲＯＭ的读取时序和Ｄ／采集模块的中断请求，并快速地将ＦＰＧＡ自带ＲＡＭ 中的暂存数据读取到外设ＳＤＲＡＭ中，然后通过串 口进行发送。 根据以上性能要求，设计了一个具有ＵＡＲＴ接 口ＩＰ核的Ｎｉｏｓ ＩＩ软核，其主频是１００ ＭＨｚ，然后再 进行具体软核程序的设计。 ２．２同步时间信号的产生 时序，并将读取的数据直接传给Ｄ／Ａ转换器进行数 模转换，从而得到１０ ｋＨｚ的模拟正弦激励信号。 为了使采集过程和激励信号同步起来，以得到 精确的相位、幅值变化的数据信息，从而分析并得到 高准确度的组织电阻抗特Ｉ生，本设计需要先得到一 个正弦模拟激励信号，然后由此得到一个同步时间 信号。 具体的方法是：先在一个标准的正弦信号周期 内均匀地取ｌ ０２４个点，依次存放在预先定制的一 医疗２－生装备・２０１４年２月第３５卷第２期根据该正弦模拟激励信号得到相应的同步时间 信号，如图４所示。具体的方法是：在产生正弦模拟 激励信号时，需要将１ ０２４个数值依次传送给Ｄ／Ａ 转换器进行转换。从第１个点到第５１２个点进行转 换时将同步信号置为高电平，而从第５１３个点到第 ｌ ０２４个点进行转换时将同步信号置为低电平。然后 将同步信号的上升沿作为Ａ／Ｄ转换的启动信号，直 到完成６４路信号的采集。这样不仅可以保证在相同 的激励条件下对６４路信号进行等效的同时测量，而 且也能准确地反映响应信号同激励信号的幅值、相 位差异，从而可以进一步分析得到较为准确的组织 电阻抗特性。 ＣｈｉｎｅｓｅＭｅｄｉｃａｌＥｑｕｉｐｍｅｎｔ Ｊｏｕｒｎａｌ・Ｖｏ１．３５・Ｎｏ．２・Ｆｅｂｒｕａｒｙ・２０１４ 论 著ｌ Ｔｈｅｓｉｓ ・３・ 拟激励信号，同时得到相应的同步时间信号。然后由 同步时间信号控制Ａ／Ｄ的转换过程，在ｋ个激励周 期（即同步时间信号周期）内完成对每一信号通道 １２８点的采集。 采集启 篆 『＿］广＿］厂］厂同步时间信号 图４ 同步时间信号产生原理 ２．３ 多路Ａ／Ｄ采集模块的设计 同步时 堕兰．厂］ｒ］ｒ１．．＿．．１厂］ｆ ｋ个周期 在工程领域，有２种基本的多路并行数据采集 系统的构成方式『５ｌ。一种是多路输入信号同时转换的 并行系统，另一种是用多路Ａ／Ｄ对同一路输人信号 进行分时转换的并行系统。而本研究中，基于第一种 并行方式设计出一种利用４个１６选１模拟多路开 关分别控制４路并行Ａ／Ｄ转换器的方式实现了对 ６４路信号的采集。该系统中选用的Ａ／Ｄ转换器是 ＡＤ７６７１芯片，它具有１６位的转换精度，正常转换模 式下的最大转换速率是８００ Ｋｓｐｓ。而且，当每一通道 完成１２８点的采集之后再切换到下一通道。 由于本系统的激励源频带较宽，且Ａ／Ｄ转换器 的转换速率有限，所以，该系统采用工程上常用的 “等效时间采样法”［６１，其原理如图５所示。即在ｋ个 周期内实现Ⅳ点的采集，当ｋ和Ⅳ互质时，能保证 无重复采样，最后将采集得到的数据进行重新排列 来得到重建信号，从而实现等效采集。 输入信号 加采 ……・１２８个采样脉冲 ｌｌ 图６系统整体控制时序示意图 ３采集、传输与显示 该研究中采用异步串行的通信方式，采用的波 特率是１１５ ２００，数据位是８，并自定义了相应的通 信协议。然后通过编写ＶＣ程序，在上位机上实 现对采集电路板的控制，并对采集得到的数据进 行存储、显示和初步的处理。图７为激励源频率为 １０ ｋＨｚ时的采集结果，程序每次显示２个信号通道 的采集结果，然后可以通过切换通道查看其余信号 通道的数据。 圈５：等效时间采样示葸图 果集得到的数据暂存在ＦＰＧＡ自身的ＲＡＭ中。 本研究中为每路Ａ／Ｄ转换器定制了２个相同的双口 ＲＡＭ进行“Ｐｉｎｇ—ｐｏｎｇ”操作ｒ７Ｉ，并且每个ＲＡＭ都具 有１ ０２４个１６位的存储单元。该系统中需要在奇数 ｋ个激励源信号周期内采集１２８个点的数据。这时 只需要将激励源模块的Ｄ／Ａ转换时钟进行８倍分 频，再进行奇数ｋ倍的分频来作为Ａ／Ｄ的转换时钟。 为了：省去后续的重建过程，在数据存储过程中需要 准确计算数据的存储地址。分析可知，当采用ｋ周期 的等效时间采样方式时，ＲＡＭ的地址应按奇数 递 增。经过计算可知，当激励源频率小于６．２５ ｋＨｚ时， 取值为１。否则， 的取值应该进行计算并取最合适 的数值，以在最少的周期内完成采集。以激励源频率 为１０ ｋＨｚ为例，后应取３。 完成各个模块的设计后，需要对采集系统进行 整体的时序控制，控制时序如图６所示。当采集启动 信号由低电平变为高电平时，系统开始产生正弦模 ・图７上位机测试结果 经过测试，该系统可以产生频率在１００ Ｈｚ～ １００ ｋＨｚ之间任意值的正弦模拟激励信号。同时能 够实现４路Ａ／Ｄ转换器的并行采集，并能够在激励 信号不变的情况下通过１６选１模拟多路开关控 制完成６４路信号通道的数据采集，最终能够将采 集的数据通过异步串行的通信方式上传给上位机 进行显示和存储。 ４讨论 本文根据ＥＩＳ成像的基本原理，对基于ＦＰＧＡ 控制的多路并行数据采集方案进行了探索性研究。 在已有的基于ＦＰＧＡ控制的多路串行数据采集系统 的基础上，通过在ＦＰＧＡ上定制一个Ｎｉｏｓ ＩＩ软核来 代替现有的ＭＣＵ，并实现对４路Ａ／Ｄ转换器的并行 （ 下转第７页 ） 医疗卫生装备・２０１４年２月第３５卷第２期Ｃｈｉｎｅｓｅ Ｍｅｄｉｃａｌ Ｅｑｕｉｐｍｅｎｔ Ｊｏｕｒｎａｌ・Ｖｏ１．３５・Ｎｏ．２・Ｆｅｂｒｕａｒｙ。２０１４ 论 著ｌ Ｔｈｅｓｉｓ 表２谐振放大解调电路的实验结果 ・７・ 血流方向的声谱图，不存在反向的血流假象。 ４结论 号 Ｃ通道 输入幅度为５０ ｍＶ的正弦信号 输 的相对频 偏『Ｈ７— “ — 输入频偏为１ ｋＨｚ的正弦信号 输 的峰峰值 ／ＩＶ 哗哗咀 Ｓ通道 号 胎儿脐动脉双向血流的准确检测有利于对宫内 胎儿安危的诊断。常用的多普勒胎儿脐血流监护仪 因相位和幅度不平衡而易导致正、反方向血流混淆， 使声谱图不能准确反映脐动脉中血流的情况。本文 基于多普勒血流检测的信号模型，研究影响脐血流 监护仪方向性和灵敏度的检测电路，设计出新型的 胎儿脐血流检测电路并运用到胎儿脐血流监护仪 中。实验结果表明，本文设计的脐血流检测电路保持 了较高的综合灵敏度，提高了超声多普勒技术提取 脐动脉血流方向的性能。 ［参考文献】 ｆ１］何芸萍，周建英．胎儿脐血流监测在产科中的临床应用『ＪＪ＿浙江 临床医学，２００８，１０（５）：６５８． 数进：，亍调整，解调效率较高，解调后的频移信号失真 小，且Ｓ通道和Ｃ通道解调出的信号一致性较好；而 差分放大解调方案的解调效率较低，且解调后的频 移信号有失真。Ｓ通道和Ｃ通道解调出的信号一致 性较差。因此，谐振放大解调方案更适合于超声多 普勒脐血流信号的解调。通过对比研究，本文采用 谐振放大解调电路作为接收解调的方案。 ３￣ＪｌｆＪＬ脐血流检测电路的性能评价 ［２】苏俊．超声多普勒检测胎儿脐血流诊断胎儿疾病的应用进展ｆＪ】． 国外医学：妇幼保健分册，２００３，１４（３）：１３—１５． （３］杨太珠，罗红，杨志伟，等．正常孕妇胎儿脐动脉血流的临床研究 ｌ Ｊ１．华西医学，２００６，２１（４）：７０８－７１０． ［４］ＺＨＡＯ Ｈ，ＭＯ Ｌ Ｙ，Ｇａｏ Ｓ．Ｂａｒｋｅｒ—ｃｏｄｅｄ ｕｌｔｒａｓｏｕｎｄ ｃｏｌｏｒ ｌｆｏｗ ｉｍａｇ— 通过对超声发射和接收解调电路的研究，采用 有源晶振超声发射电路方案和谐振放大解调接收电 路方案组成胎儿脐血流检测电路系统，采用模拟血 流测量系统进行方向性的检测，效果如图８所示。从 ｉｎｇ：Ｔｈｅｏｒｅｔｉｃａｌ ａｎｄ ｐｒａｃｔｉｃａｌ ｄｅｓｉｇｎ ｃｏｎｓｉｄｅｒａｔｉｏｎｓ［Ｊ］．ＩＥＥＥ Ｔｒａｎｓ ＵｈｒａｓｏｎＦｅｒｒｏｅｌｅｃｔＦｒｅｑＣｏｎｔｒ，２００７，５４（２）：３１９－３３１． ［５］Ｇｒｉｆｆｉｎ Ｄ，Ｔｅａｇｕｅ Ｍ．Ｂｌｏｏｄ ｌｆｏｗ ｉｎ ｏｂｓｔｅｔｉｒｃｓ ｕｓｉｎｇ ｄｏｐｐｌｅｒ ｕｌｔｒａｓｏｕｄ ［Ｊ］．Ｊｏｕｒｎａｌ ｏｆＭｅｄｉｃａｌＥｎｇｉｎｅｅｒｉｎｇ＆Ｔｅｃｈｎｏｌｏｇｙ，１９９８，１２（３）：９７． ［６］Ｈｏｎｇｄｒｉｃｋｓ Ｓ Ｋ，Ｓｏｒｅｎｓｅｎ Ｔ Ｋ，Ｗａｎｇ Ｋ Ｙ，ｅｔ ａ１．Ｄｏｐｐｌｅｒ ｕｍｂｉｌｉｃａｌ ａｒｔｅｒｙ ｗａｖｅｆｏｒｍｓ ｉｎｄｉｃｅｓ—－ｍｏｌＴｎ ａｌ ｖａｌｕｅｓ ｆｒｏｍ ｆｏｕｒｔｅｅｎ ｔｏ ｆｏｒｔｙ—－ｔｗｏ 图８可以看出，胎儿脐血流检测电路能正确地显示 ｗｅｅｋｓ［Ｊ］．Ａｍ Ｊ Ｏｂｓｔｅｔ Ｇｙｎｅｃｏｌ，１９８９，１６１：７６１． ［７］陆尧胜，王会进．脐带血流监护技术及其临床应用『Ｊ１＿暨南大学 学报：自然科学版，２００２，２３（３）：３７． 『８１诸毅，余建国，王威琪．基于Ｐｃ的实时血流流速检测系统的研制 『ＪＩ．中国医疗器械杂志，２００３，２７（２）：８８—９１． ［９］陆尧胜，邓松茂．崔忠艺，等．超声多普勒胎心检测前置电路的研 究【Ｊ］．电路与系统学报，２０１１（２）：１１４—１１８． ｆ１０１袁建人．国外医疗超声换能器的应用、研究和发展ｌＪＪ．中国医疗 器械信息，２００４（５）：４９． 图８脐血流检测图 －—－－ 一－（收稿：２０１３—１Ｏ一１２修回：２０１３—１２—２９） 十一十－＋“＋一＋”＋－＋一＋－＋一＋”—。－ 一＋”—。。 一－＋一—＋一＊—－ 一－＋”＋一十－＋”—・－ 一＋＊＋一＋・ （．． 上接第３页．．．．） 采集控制，最终通过异步串行的通信方式将采集结 果上传到上位机。通过对２种采集方式进行对比研 究，可以发现并行采集方式在保证数据精度的同时 可以缩短采集时间。 经过初步的测试验证，该设计方案达到了探索 性研究的目的。该设计方案省去了原有ＡＲＭ等专用 微控制器，明显提高了采集系统的集成度，降低了 ＥＩＳ成像设备的成本。总之，该设计方案有望应用于 ＥＩＳ成像设备，并有可能为解决其采集中存在的问 题提供一些有价值的借鉴。 【参考文献】 ［１】董秀珍．生物电阻抗成像研究的现状与挑战ｆＪ】．中国生物医学工 ・程学报，２００８，２７（５）：６４１—６４３． ［２］Ｓｕｒｏｗｉｅｅ Ａ Ｊ，Ｓｔｕｃｈｌｙ Ｓ Ｓ，Ｂａｒｒ Ｊ Ｂ，ｅｔ ａ１．Ｄｉｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｂｒｅａｓｔ ｃａｒｃｉｎｏｍａ ａｎｄ ｔｈｅ ｓｕｒｒｏｕｎｄｉｎｇ ｔｉｓｓｕｅｓ［Ｊ１．ＩＥＥＥ Ｔｒａｎｓ Ｂｉｏｍｅｄ Ｅｎｇ．１９８８．３５（４）：２５７—２６３． ［３］季振宇，史学涛，尤富生，等．用于乳腺普查的电阻抗扫描系统的 硬件设计『Ｊ１．仪器仪表学报，２００８，２９（６）：１ １７１－１ １７５． 【４］肖积涛，马幼鸣，周鸣争，等．基于ＦＰＧＡ的高速数据采集系统的 设计与实现［Ｊ１＿计算机技术与发展，２０１２，２２（６）：２１７—２２０． ［５】林君．微型机在仪器、测控和高速信号处理中的应用与实例［Ｍ】． 北京：海洋出版社．２００２． 【６］郑毅，王楚．一种全新的等效采样ｆＪ］．北京大学学报：自然科学 版．１９９９（５）：６８７—６９２． 『７１钱黄生，夏忠珍．基于ＦＰＧＡ双ＲＡＭ乒乓操作的数据存储系统 的研究【Ｊ］．科技信息，２０１０（２１）：８９，９６． （收稿：２０１３—０７—２１） 医疗卫生装备・２０１４年２月第３５卷第２期Ｃｈｉｎｅｓｅ ＭｅｄｉｃａｌＥｑｕｉｐｍｅｎｔ Ｊｏｕｒｎａｌ・Ｖｏ１．３５・Ｎｏ．２・Ｆｅｂｒｕａｒｙ・２０１４
