您的当前位置：首页降低误纠概率的纠错电路和方法和包括该电路的存储设备[发明专利]

降低误纠概率的纠错电路和方法和包括该电路的存储设备[发明专利]

来源：化拓教育网

专利内容由知识产权出版社提供

专利名称：降低误纠概率的纠错电路和方法和包括该电路的存

储设备

专利类型：发明专利发明人：任容兑

申请号：CN200710196257.9申请日：20071130公开号：CN101211667A公开日：20080702

摘要：本发明提供了降低误纠概率的纠错电路和方法以及包括该电路的半导体存储设备。该纠错电路包括错误校验和纠正(ECC)编码器和ECC解码器。ECC编码器根据信息数据和生成多项式生成允许h位纠错的校正子数据，其中“h”是2或大于2的整数。ECC解码器可以根据包括信息和校正子数据的编码数据，在检测关于信息数据中的最多(h－j)位的错误位置的单一操作模式下操作，其中“j”是1或大于1的整数。可替代地，ECC解码器可以根据包括信息和校正子数据的编码数据，在检测关于信息数据中的最多h位的错误位置的第一操作模式下，或在检测关于信息数据中的最多(h－j)位的错误位置的第二操作模式下操作。于是，降低误纠概率，因此，可以提高数据可靠性。

申请人：三星电子株式会社

地址：韩国京畿道

国籍：KR

代理机构：北京市柳沈律师事务所

代理人：邵亚丽

更多信息请下载全文后查看

因篇幅问题不能全部显示，请点此查看更多更全内容

查看全文